第一章

1、下列關(guān)于機(jī)器字長(zhǎng)、指令字長(zhǎng)和存儲(chǔ)字長(zhǎng)的說(shuō)法中，正確的時(shí)_②、③_

①三者在數(shù)值上總是相等的。②三者在數(shù)值上可能不相等。③存儲(chǔ)字長(zhǎng)是存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)。④數(shù)據(jù)字長(zhǎng)就是MDR的位數(shù)。

• 機(jī)器字長(zhǎng)、指令字長(zhǎng)和存儲(chǔ)字長(zhǎng)，三者在數(shù)值上可以相等也可以不等，視不同機(jī)器而定。
• 一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼的位數(shù)稱為存儲(chǔ)字長(zhǎng)。存儲(chǔ)字長(zhǎng)等于MDR的位數(shù)，
• 數(shù)據(jù)字長(zhǎng)是數(shù)據(jù)總線一次能并行傳送信息的位數(shù)，它可以不等于MDR的位數(shù)

2、存儲(chǔ)字長(zhǎng)是指存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼的位數(shù)。

3、電子計(jì)算機(jī)的算術(shù)/邏輯運(yùn)算單元、控制單元及存儲(chǔ)器合稱為為?主機(jī)

4、下列哪些是計(jì)算機(jī)組成討論的問(wèn)題____ABC_

A?如何分析指令 ??B如何取指令 ??C如何實(shí)現(xiàn)乘法指令 ???????D如何設(shè)計(jì)算法

5、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)可以分為五層,其層次之間的依存關(guān)系是：上層實(shí)現(xiàn)對(duì)下層的功能擴(kuò)展，而下層是實(shí)現(xiàn)上層的基礎(chǔ)。

6、控制器的組成部分有：程序計(jì)數(shù)器、指令寄存器、控制單元，不包括乘商寄存器。課本P16

7、下列描述中?D?是正確的。

A、以上答案都正確；

B、控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果；（過(guò)于絕對(duì)，實(shí)際情況是控制器只能執(zhí)行特定的指令，并非所有的指令）

C、所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成；（不是所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成，實(shí)際上數(shù)據(jù)運(yùn)算也包括在運(yùn)算器中完成。）

D、一臺(tái)計(jì)算機(jī)包括輸入設(shè)備、輸出設(shè)備、控制器、存儲(chǔ)器及運(yùn)算器五個(gè)部件。

8、在下列說(shuō)法中__A__是錯(cuò)誤的。

A、計(jì)算機(jī)的速度完全取決于主頻

B、計(jì)算機(jī)的速度不完全取決于主頻

C、計(jì)算機(jī)的速度和主頻、機(jī)器周期內(nèi)平均含時(shí)鐘周期數(shù)及機(jī)器的平均指令執(zhí)行速度有關(guān)

9、計(jì)算機(jī)中_B_負(fù)責(zé)指令譯碼。

A、輸入輸出譯碼電路 ??????B、控制單元

C、算術(shù)邏輯單元 ??????????D、存儲(chǔ)器譯碼電路

A、輸入輸出譯碼電路：負(fù)責(zé)將計(jì)算機(jī)與外部設(shè)備進(jìn)行數(shù)據(jù)傳輸和通信，將輸入輸出數(shù)據(jù)轉(zhuǎn)換成計(jì)算機(jī)可處理的二進(jìn)制數(shù)。

C、算術(shù)邏輯單元：負(fù)責(zé)完成計(jì)算機(jī)中的算術(shù)運(yùn)算和邏輯運(yùn)算，包括加、減、乘、除、與、或、非、異或等操作。

D、存儲(chǔ)器譯碼電路：負(fù)責(zé)將計(jì)算機(jī)需要讀取或?qū)懭氲膬?nèi)存地址進(jìn)行解析和處理，找到所需的數(shù)據(jù)并進(jìn)行訪問(wèn)。

10、32位微機(jī)是指計(jì)算機(jī)所用CPU（ B）

A、能處理32個(gè)字符 ????????????????B、能同時(shí)處理32位的二進(jìn)制數(shù)

C、具有32個(gè)寄存器 ????????????????D、具有32位寄存器

11、目前的計(jì)算機(jī)，從原理上講：指令和數(shù)據(jù)都以二進(jìn)制形式存放。

12、以下哪些術(shù)語(yǔ)是用來(lái)評(píng)價(jià)CPU的性能__?ABD ____。

A、MIPS ????????????????B、CPI????????????????C、MDR? ????????????????D、FLOPS

13、以下縮寫中,不是寄存器的是__???_

A、ACC ????????????????B、MQ????????????????C、CU ???????????????????????D、IR????
CU是控制單元，負(fù)責(zé)指令譯碼

14、由0、1代碼組成的語(yǔ)言成為機(jī)器語(yǔ)言。

15、匯編語(yǔ)言與機(jī)器語(yǔ)言的對(duì)應(yīng)關(guān)系為：一對(duì)一

16、帶有處理器的設(shè)備一般稱為_(kāi)_智能化____設(shè)備。

17、存放當(dāng)前指令的寄存器是：IR，而PC用于存放當(dāng)前欲執(zhí)行的指令的地址。

18、以下說(shuō)法錯(cuò)誤的是___?D?_____。

??A、軟件的功能與硬件的功能在邏輯上是等效的

??B、硬件實(shí)現(xiàn)的功能一般比軟件實(shí)現(xiàn)具有更高的執(zhí)行速度

??C、硬盤是外部設(shè)備

D、軟件的功能不能用硬件取代

軟件和硬件具有邏輯上的等效性，硬件實(shí)現(xiàn)具有更高的執(zhí)行速度，軟件實(shí)現(xiàn)具有更好的靈活性、執(zhí)行頻繁、硬件實(shí)現(xiàn)代價(jià)不是很高的功能通常由硬件實(shí)現(xiàn)。因此軟件的功能不能用硬件取代是錯(cuò)誤的。

19、完整的計(jì)算機(jī)系統(tǒng)包括：配套的硬件設(shè)備和軟件系統(tǒng)。

20、Intel80486是32位微處理器,Pentium是___64___位微處理器。

21、電子計(jì)算機(jī)問(wèn)世至今,新型機(jī)器不斷推陳出新,不管怎么更新,依然保留“存儲(chǔ)程序”的概念,最早提出這種概念的是__馮諾依曼____。

22、馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是 ：按地址訪問(wèn)并順序執(zhí)行命令。

21、關(guān)于CPU主頻、CPI、MIPS、MFLOPS說(shuō)法,正確的是_____?D?___。

??A、CPU主頻是指CPU系統(tǒng)執(zhí)?指令的頻率,CPI是執(zhí)??條指令平均使?的頻率

??B、MIPS是描述CPU執(zhí)?指令的頻率,MFLOP是計(jì)算機(jī)系統(tǒng)的浮點(diǎn)數(shù)指令

??C、CPI是執(zhí)??條指令平均使?CPU時(shí)鐘的個(gè)數(shù),MIPS描述?條CPU指令平均使?的CPU時(shí)鐘數(shù)

??D、CPU主頻指CPU使?的時(shí)鐘脈沖頻率,CPI是執(zhí)??條指令平均使?的CPU時(shí)鐘數(shù)

A、錯(cuò)誤。CPU主頻是指CPU使用的時(shí)鐘脈沖頻率，而不是CPU系統(tǒng)執(zhí)行指令的頻率。

B、錯(cuò)誤。MIPS是描述每秒鐘可以執(zhí)行的百萬(wàn)條指令數(shù)，而MFLOPS是描述每秒鐘可以執(zhí)行的百萬(wàn)浮點(diǎn)運(yùn)算次數(shù)，它們描述的是不同類型的計(jì)算能力。

C、錯(cuò)誤。CPI是指執(zhí)行一條指令所需的CPU時(shí)鐘數(shù)，而不是使用CPU時(shí)鐘的個(gè)數(shù)。MIPS描述的是每條指令平均使用的CPU時(shí)鐘數(shù)，而不是CPI。

D、正確。CPU主頻指的是CPU使用的時(shí)鐘脈沖頻率，一般以GHz為單位表示。CPI是指執(zhí)行一條指令所需的CPU時(shí)鐘數(shù)，它與CPU主頻一起決定了CPU的性能。

15、下列__D____屬于應(yīng)用軟件。

A、連接程序 B、編譯系統(tǒng)

C、操作系統(tǒng) D、文本處理

A、連接程序和B、編譯系統(tǒng)都不屬于應(yīng)用軟件，它們是系統(tǒng)軟件。

C、操作系統(tǒng)也是系統(tǒng)軟件，它是計(jì)算機(jī)硬件和應(yīng)用軟件之間的橋梁，負(fù)責(zé)管理計(jì)算機(jī)的資源和提供各種服務(wù)。

2、若一個(gè)8位的計(jì)算機(jī)系統(tǒng)以16位來(lái)表示地址,則該計(jì)算機(jī)系統(tǒng)有__2^16（65536）個(gè)地址空間。

1、MIPS = F/CPI

平均CPI = 0.5*2+0.2*3+0.1*4+0.2*5=3

所以MIPS=1.2*10^9/（3*10^6）=400MIPS

執(zhí)行時(shí)間 = (指令數(shù) × CPI) / 時(shí)鐘頻率.

由于 M1 和 M2 具有相同的指令系結(jié)構(gòu), 則程序 P 在 M1 和 M2 的指令數(shù)相同.

于是比值為 CPI1 / 時(shí)鐘頻率1 : CPI2 / 時(shí)鐘頻率2 。即 2/1.5 : 1/1.2 = 1.6

例2：某計(jì)算機(jī)主頻為1GHZ，在其上運(yùn)行的目標(biāo)代碼包含2×10^5條指令，分4類，各類指令所占比例和各自CPI如下表所示，求程序的MIPS。，求該段程序的CPU時(shí)間。

指令類型	CPI	指令比例
算術(shù)與邏輯	1	60%
Load/Store	2	18%
轉(zhuǎn)移	4	12%
Cache缺失訪存	8	10%

答案：

根據(jù)CPU的全性能公式：MIPS=f/（CPI*10^6）

CPI=1*60%+2*18%+4*12%+8*10%=2.24

MIPS=f/（CPI*10^6）=1*10^9/(2.24*10^6)=446.4

方法1：利用CPI

CPU時(shí)間=2*10^5*CPI/f=(2*10^5*2.24/10^9)=4.48*10^-4(秒)

方法2：利用MIPS

CPU時(shí)間=指令數(shù)量/（MIPS*10^6）=2*10^5/((10^3/2.24)*10^6)=4.48*10^-4(秒)

例4：假設(shè)在某個(gè)程序中，指令A占60%,指令B占40%，機(jī)器M1執(zhí)行一條A要1個(gè)時(shí)鐘周期，執(zhí)行一條B要2個(gè)時(shí)鐘周期;機(jī)器M2執(zhí)行一條A和一條B各要1.5個(gè)時(shí)鐘周期，試比較兩臺(tái)機(jī)器的速度。

答案：

CPI1=60%x1+40%x2=1.4T

CPI2=60% x1.5+40% 1.5=1.5T所以M1比M2快.

第三章

一、判斷

1、總線帶寬可以理解為總線的數(shù)據(jù)傳輸速率。(√?)

2、組成總線時(shí)不僅要提供傳輸信息的物理傳輸線,還應(yīng)有實(shí)現(xiàn)信息傳輸控制的器件,它們是總線緩沖器和總線控制器。( √)

3、使用三態(tài)門電路可以構(gòu)成數(shù)據(jù)總線,它的輸出電平有邏輯“1”、邏輯“0”和高阻(浮空)三種狀態(tài)。( √)

4、計(jì)算機(jī)系統(tǒng)中的所有與存儲(chǔ)器和I/O設(shè)備有關(guān)的控制信號(hào)、時(shí)序信號(hào),以及來(lái)自存儲(chǔ)器和I/O設(shè)備的響應(yīng)信號(hào)都由控制總線來(lái)提供信息傳送通路。(√)

5、獨(dú)立請(qǐng)求方式,每臺(tái)設(shè)備均有一對(duì)總線請(qǐng)求線和總線同意線。( √ ?)

6、在計(jì)算機(jī)的總線中,地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)在總線上。(×?)

7、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)模塊化,同時(shí)減少了信息傳輸線的數(shù)目。( √)

8、以下關(guān)于總線的敘述,正確的是( ?)

①總線忙信號(hào)由總線控制器建立,

②計(jì)數(shù)器定時(shí)查詢方式不需要總線同意信號(hào),

③鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器查詢方式、獨(dú)立請(qǐng)求方式所需控制線路由少到多排序是:鏈?zhǔn)讲樵兎绞?獨(dú)立請(qǐng)求方式,計(jì)數(shù)器查詢方式

A、①③???

B、②③

C、③

D、②

答案：D

Ⅰ:在總線控制中,申請(qǐng)使用總線的設(shè)備向總線控制器發(fā)出“總線請(qǐng)求”信號(hào),由總線控制器進(jìn)行裁決。如果經(jīng)裁決允許該設(shè)備使用總線,就由總線控制器向該設(shè)備發(fā)出“總線允許”信號(hào),該設(shè)備收到信號(hào)后發(fā)出“總線忙”信號(hào),用于通知其他設(shè)備總線已被占用。當(dāng)該設(shè)備使用完總線時(shí),將“總線忙”信號(hào)撤銷,釋放總線。所以總線忙信號(hào)的建立者是獲得總線控制權(quán)的設(shè)備,所以I錯(cuò)誤。

Ⅱ:計(jì)數(shù)器定時(shí)查詢方式只需要總線忙信號(hào)線和總線請(qǐng)求信號(hào)線,而不需要總線同意信號(hào)線,所以Ⅱ正確。

Ⅲ:鏈?zhǔn)讲樵儍H用了2根線即可確定總線使用權(quán)屬于哪個(gè)設(shè)備(BS總線忙信號(hào)線不參加使用權(quán)的確定,所以不是3根);在計(jì)數(shù)器查詢中需要使用[log2n]+1根線(其中n表示允許接納的最大設(shè)備數(shù));獨(dú)立請(qǐng)求是每一臺(tái)設(shè)備均有一對(duì)總線請(qǐng)求線和一對(duì)總線同意線,所以獨(dú)立請(qǐng)求方式需采用2N根線(其中N表示允許接納的最大設(shè)備數(shù)),所以Ⅲ錯(cuò)誤。

二、填空

1、所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指：I/O總線，主存總線和DMA總線三組傳輸線

2、一個(gè)總線傳輸周期包括幾個(gè)階段：申請(qǐng)分配階段、尋址階段、傳數(shù)階段、結(jié)束階段。

3、總線特性包括：功能特性，電氣特性、時(shí)間特性、機(jī)械特性。

4、在計(jì)算機(jī)的總線中,不同信號(hào)在同一條信號(hào)線上分時(shí)傳輸?shù)姆绞椒Q為 ( ?)

A、并行傳輸

B ?總線復(fù)用 ?

C ?并行或串行傳輸

D ?串行傳輸

在計(jì)算機(jī)的總線中，不同信號(hào)在同一條信號(hào)線上分時(shí)傳輸?shù)姆绞椒Q為串行傳輸。串行傳輸是一種數(shù)據(jù)傳輸方式，其中數(shù)據(jù)位按照順序一個(gè)接一個(gè)地傳輸，通過(guò)將每個(gè)數(shù)據(jù)位轉(zhuǎn)換成連續(xù)的電信號(hào)來(lái)實(shí)現(xiàn)。

并行傳輸是一種數(shù)據(jù)傳輸方式，其中多個(gè)數(shù)據(jù)位同時(shí)通過(guò)多條并行的信號(hào)線傳輸。每個(gè)數(shù)據(jù)位都有自己的信號(hào)線，可以同時(shí)傳輸多個(gè)數(shù)據(jù)位，從而實(shí)現(xiàn)更快的數(shù)據(jù)傳輸速度。

而總線復(fù)用是一種技術(shù)，在總線上同時(shí)傳輸多個(gè)數(shù)據(jù)流。它可以通過(guò)時(shí)間分割或頻率分割的方法，將不同的數(shù)據(jù)流分配給總線的不同部分進(jìn)行傳輸。總線復(fù)用可以提高總線的利用率和傳輸效率。

所以，選項(xiàng)A并行傳輸不正確，選項(xiàng)B總線復(fù)用是描述總線上多個(gè)r數(shù)據(jù)流同時(shí)傳輸?shù)姆绞?#xff0c;選項(xiàng)C并行或串行傳輸是不準(zhǔn)確的描述，而選項(xiàng)D串行傳輸則正確地描述了不同信號(hào)在同一條信號(hào)線上分時(shí)傳輸?shù)姆绞健?/p>

三、選擇

1、計(jì)算機(jī)使用總線結(jié)構(gòu)便于增減外設(shè),同時(shí)( ???)。

??A、減少信息傳輸量 B、提高信息的傳輸速度

C、減少信息傳輸線的條數(shù) ?D、提高信息傳輸?shù)牟⑿行?/p>

總線既可以傳輸數(shù)據(jù)，又可以傳輸?shù)刂泛涂刂菩盘?hào)。

2、總線寬度?稱總線位寬,它是總線上同時(shí)能夠傳輸?shù)臄?shù)據(jù)位數(shù),通常是指( A?)的根數(shù)。

A、數(shù)據(jù)總線 B、數(shù)據(jù)總線+控制總線+地址總線

C、地址總線 D、控制總線

3、 在三種集中式總線控制中, ( 獨(dú)?請(qǐng)求?) ?式反應(yīng)最快。

在三種集中式總線控制中,???(鏈?zhǔn)讲樵?)方式對(duì)電路故障最敏感

A、計(jì)數(shù)器式定時(shí)查詢????????????????B、鏈?zhǔn)讲樵?/p>

C、獨(dú)?請(qǐng)求????????????????????????????????D、都一樣

常見(jiàn)的集中式總線控制有三種:鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求。特點(diǎn):鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單,易于擴(kuò)充,對(duì)電路故障最敏感;計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活,對(duì)故障不敏感,連線及控制過(guò)程較復(fù)雜;獨(dú)立請(qǐng)求方式速度最快,但硬件器件用量大,連線多,成本較高。

4、總線的異步通信方式是 (C??)

A、即采用時(shí)鐘信號(hào),又采用握手信號(hào)

B、只采用時(shí)鐘信號(hào),不采用握手信號(hào)

C、不采用時(shí)鐘信號(hào),只采用握手信號(hào)

D、不采用時(shí)鐘信號(hào),不采用握手信號(hào)?

5、“BS：總線忙”信號(hào)的建立者是（ D）

A、發(fā)起總線請(qǐng)求的設(shè)備 ????????????????B、總線控制器

C、CPU ????????????????????????????????????????????????????????????????????D、獲得總線控制權(quán)的設(shè)備

計(jì)算機(jī)的總線分為：控制總線、數(shù)據(jù)總線和地址總線。

1、控制總線：主要用來(lái)傳送控制信號(hào)和時(shí)序信號(hào)。

2、數(shù)據(jù)總線：是雙向三態(tài)形式的總線，即它既可以把CPU的數(shù)據(jù)傳送到存儲(chǔ)器或輸入輸出接口等其它部件，也可以將其它部件的數(shù)據(jù)傳送到CPU。

3、地址總線：是由CPU 或有DMA 能力的單元，用來(lái)溝通這些單元想要存取（讀取/寫入）。

6、系統(tǒng)總線用來(lái)連接( C)

A、寄存器和運(yùn)算器部件 ????????????????????????????????B、運(yùn)算器和控制器部件

? C、CPU、主存和外設(shè)部件?（IO接口） ????????D、接口和外部設(shè)備

7、下列不屬于計(jì)算機(jī)局部總線的是（D?）

A、AGP ????????????????B、VESA????????????????C、PCI ???????????????????????D、ISA

8、下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是( AB?)

A、PCI ??????? B、USB ??????????C、CPI ???????? D、MIPS

四、計(jì)算

假設(shè)某系統(tǒng)總線在一個(gè)總線傳輸周期中并行傳輸4字節(jié)信息,一個(gè)總線傳輸周期占用2個(gè)時(shí)鐘周期,總線時(shí)鐘頻率為10MHz,則總線帶寬是( 20MB/s

過(guò)程：Hz=1/s，所以總線帶寬=10MHz/2*4B=20M/s

設(shè)總線的時(shí)鐘頻率為8MHZ，總線傳輸一次數(shù)據(jù)需要一個(gè)時(shí)鐘周期。如果一次傳送16位數(shù)據(jù)，試問(wèn)總線帶寬是多少？128Mbps

過(guò)程：16b*8MHz=128Mbps

某同步總線的時(shí)鐘頻率為100MHz,寬度為32位,地址/數(shù)據(jù)線復(fù)用,每傳輸一個(gè)地址或數(shù)據(jù)占用一個(gè)時(shí)鐘周期,若該總線支持突發(fā)傳輸方式,則一次“主存寫”總線事物傳輸128位數(shù)據(jù)所需要的時(shí)間至少是(50ns)

時(shí)鐘頻率為100MHz，則時(shí)鐘周期為1/100MHz＝10ns，傳輸128位數(shù)據(jù)需要128/32＝4個(gè)時(shí)鐘周期，接受“主存寫”這一命令還需要1個(gè)時(shí)鐘周期。

綜上，需要5個(gè)時(shí)鐘周期，即50ns

第四章

一、判斷

1、下面是有關(guān)DRAM和SRAM存儲(chǔ)器芯片的敘述( )

①DRAM芯片的集成度比SRAM芯片的高 √

②DRAM芯片的成本比SRAM芯片高 ?? ×

③DRAM芯片的速度比SRAM芯片快 ×

④DRAM芯片工作時(shí)需要刷新,SRAM芯片工作時(shí)不需要刷新 √?

通常情況下,錯(cuò)誤的是?②③ 王道P87

2、下列有關(guān)RAM和ROM的敘述中,正確的是(C )?①RAM是易失性存儲(chǔ)器,ROM是非易失性存儲(chǔ)器 ②RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問(wèn) ③RAM和ROM都可用作Cache（DRAM用作主存，SRAM用作Cache）④RAM和ROM都需要進(jìn)行刷新

A②③④ ????????????????B①②③??????????????????????????????C①② ???????????????? D②③

一般Cache采用高速的SRAM制作，比ROM速度快很多，因此Ⅲ是錯(cuò)誤的，排除法即可選A。動(dòng)態(tài)RAM是靠MOS電路中的柵極電容來(lái)記憶信息的。由于電容上的電荷會(huì)泄漏,需要定時(shí)給與補(bǔ)充,所以動(dòng)態(tài) RAM需要 設(shè)置 刷新 電路。RAM需要刷新，而ROM不需要刷新。

ROM與RAM兩者的差別：

(1) RAM是隨機(jī)存取存儲(chǔ)器; ROM是只讀存儲(chǔ)器；

(2) RAM是易失性的，一旦掉電，則所有信息全部丟失；ROM是非易失性的，其信息可以長(zhǎng)期保存，常用于存放一些固定用的數(shù)據(jù)和程序，如計(jì)算機(jī)的自檢程序、BIOS、游戲卡中的游戲，等等。

3、下列( )是動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的特點(diǎn) ①工作中存儲(chǔ)器內(nèi)容會(huì)產(chǎn)生變化 ②每隔一定時(shí)間,需要根據(jù)原存內(nèi)容重新寫入一遍?③一次完整的刷新過(guò)程需要占用兩個(gè)存儲(chǔ)周期?④一次完整的刷新過(guò)程只需要占用一個(gè)存儲(chǔ)周期

A②③ ????????????????B①③???????????????????????C②④ ????????????????D③

動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器是利用電容存儲(chǔ)電荷的特性記錄信息,由于電容會(huì)放電,所以必須在電荷流失前對(duì)電容充電,即刷新。方法是每隔一定時(shí)間,根據(jù)原存內(nèi)容重新寫入一遍,所以I錯(cuò)誤,其他的選項(xiàng)請(qǐng)參考下面的補(bǔ)充知識(shí)點(diǎn)。

4、以下關(guān)于校驗(yàn)碼的敘述中,正確的是(②⑤?) ①校驗(yàn)碼的碼距必須大于2 ②校驗(yàn)碼的碼距越大,檢錯(cuò)、錯(cuò)糾能力越強(qiáng) ③增加奇偶校驗(yàn)位的位數(shù),可以提高奇偶校驗(yàn)的正確性 ④采用奇偶校驗(yàn),可檢測(cè)出一位數(shù)據(jù)錯(cuò)誤的位置并加以糾正 ⑤采用海明校驗(yàn),可以檢測(cè)出一位數(shù)據(jù)錯(cuò)誤的位置,并加以糾正

奇偶校驗(yàn)碼的碼距等于2,可以檢測(cè)出一位錯(cuò)誤(或奇數(shù)位錯(cuò)誤),但不能確定出錯(cuò)的位置,也不能檢測(cè)出偶數(shù)位錯(cuò)誤

二、填空

1、DRAM的刷新是以?行 為單位的。

2、地址總線A0(高位)~A15(低位),用4K×4位的存儲(chǔ)芯片組成16 KB存儲(chǔ)器,則產(chǎn)生片選信號(hào)的譯碼器的輸入地址線應(yīng)該是( ?A2 A3 ?)

由A15為地址線的低位，接入各芯片的是地址線的低12位，即A15~A4 ，共有8個(gè)芯片，組成16KB寄存器，則由高兩位地址作為譯碼器的輸入。

3、計(jì)算機(jī)的存儲(chǔ)系統(tǒng)是指：Cache、主存儲(chǔ)器和輔存儲(chǔ)器

三、選擇

1、存儲(chǔ)器分層體系結(jié)構(gòu)中,存儲(chǔ)器從速度最快到最慢的排列順序是( ?)

A、寄存器-主存-Cache-輔存

B、寄存器-主存-輔存-Cache

C、寄存器-Cache -主存-輔存

D、寄存器-Cache-輔存-主存

2、下列關(guān)于多級(jí)存儲(chǔ)系統(tǒng)的說(shuō)法中,正確的是( ?)

①多級(jí)存儲(chǔ)系統(tǒng)是為了降低存儲(chǔ)成本?

②虛擬存儲(chǔ)器中主存和輔存之間的數(shù)據(jù)調(diào)動(dòng)對(duì)任何程序原始透明

③CPU只能與Cache直接交換信息,CPU與主存交換信息也需要經(jīng)過(guò)Cache

（CPU可以和主存交換信息，可以不通過(guò)Cache）

A①②③ B①

C①② D②

3、動(dòng)態(tài)RAM采用下列哪種刷新方式時(shí),不存在死時(shí)間?(C?) 王道P87

A集中刷新 B都不對(duì)

C分散刷新 D異步刷新

4、某計(jì)算機(jī)使用四體交叉編址存儲(chǔ)器,假定在存儲(chǔ)器總線上出現(xiàn)的主存地址(十進(jìn)制)序列為8005,8006,8007,8008,8001,8002,8003,8004,8000,則可能發(fā)生保存沖突的地址對(duì)是( D)王道P95

A8002和8007 B8004和8008

C8001和8008 D8000和8004

5、某計(jì)算機(jī)字長(zhǎng)?32位,下列地址屬性中屬于按雙字長(zhǎng)邊界對(duì)齊的是( D)

A存儲(chǔ)器地址線低二位全部為0 B存儲(chǔ)器地址線低三位取值隨意

C存儲(chǔ)器地址線最低為0 D存儲(chǔ)器地址線低三位全部為0

32×2/8=8=2＾3，所以是三位。比如起始地址是0000H，為了對(duì)齊，第二個(gè)地址就是0008H，所以低三位要為0。

15、磁盤屬于?直接存取類型?的存儲(chǔ)器。

6、U盤屬于(A?)類型的存儲(chǔ)器

A只讀存儲(chǔ)器 B高速緩存

C主存 D隨機(jī)存取存儲(chǔ)器

7、對(duì)有高速緩存、主存、硬盤構(gòu)成的三級(jí)存儲(chǔ)體系,CPU訪問(wèn)該存儲(chǔ)系統(tǒng)時(shí)發(fā)送的地址為(D?)。

A高速緩存地址 B虛擬地址

C磁盤地址 D主存物理地址

8、在多級(jí)存儲(chǔ)體系中,“Cache-主存”結(jié)構(gòu)的作用是解決(D?)的問(wèn)題

A輔存與CPU速度不匹配 B主存與輔存速度不匹配

C主存容量不足 D主存與CPU速度不匹配

9、交叉存儲(chǔ)器實(shí)際上是一種的(C?模塊式?)存儲(chǔ)器,它能( 并行 )執(zhí)行多個(gè)獨(dú)立的讀/寫操作。

A整體式、并行 B模塊式、串行

C模塊式、并行 D整體式、串行

10、存儲(chǔ)器的存取周期是指( D)

A存儲(chǔ)器的讀出時(shí)間

B存儲(chǔ)器的寫入時(shí)間

C存儲(chǔ)器進(jìn)行一次讀或?qū)懖僮魉璧钠骄鶗r(shí)間

D存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短時(shí)間間隔

11、某32位計(jì)算機(jī)的Cache容量為16 KBCPU訪問(wèn)Cache系統(tǒng)失效時(shí),通常不僅主存向CPU傳送信息,同時(shí)還需要將信息寫入Cache,在此過(guò)程中傳送和寫入信息的數(shù)據(jù)寬度各為( ?C?)。

A字、字 B塊、塊

C字、塊 D塊、頁(yè)

? DRAM的刷新是以?行 為單位的（DRAM行列地址復(fù)用），此處為SRAM。

12、在下列幾種存儲(chǔ)器中,CPU不能直接訪問(wèn)的是(D?)

A內(nèi) 存 BCache

C寄存器 D硬盤

13、在Cache中常用的替換策略有隨機(jī)法、先進(jìn)先出法、近期最少使用法,其中與局部性原理有關(guān)的是(B?)。

A先進(jìn)先出法 B近期最少使用法

C都不是 D隨機(jī)法?

14、用海明碼來(lái)發(fā)現(xiàn)并糾正一位錯(cuò),信息位為8位,則校驗(yàn)位的位數(shù)為( D)

A 1 ????????????????B 3?????????????????C 8 ???????????????????????D 4解析：2^k≥n+k+1（校驗(yàn)位數(shù)公式）

16、下列關(guān)于閃存的敘述中,錯(cuò)誤的是(D?)

• A 斷電后信息不丟失,是一種非易失性存儲(chǔ)器
• B 存儲(chǔ)元由MOS管組成,是一種半導(dǎo)體存儲(chǔ)器
• C 采用隨機(jī)訪問(wèn)方式,可替代計(jì)算機(jī)外部存儲(chǔ)器
• D 信息可讀可寫,并且讀、寫速度一樣快

閃存是電子可擦除只讀存儲(chǔ)器(EEPROM)的變種，閃存掉電后信息不丟失，是一種非易失性存儲(chǔ)器。采用隨機(jī)訪問(wèn)方式，可替代計(jì)算機(jī)外部存儲(chǔ)器。閃存是一種半導(dǎo)體存儲(chǔ)器，不能實(shí)現(xiàn)信息可讀可寫。刪除或重寫閃存中的內(nèi)容是有條件的，而且有次數(shù)的限制。閃存與EEPROM不同的是，它能在字節(jié)水平上進(jìn)行刪除和重寫而不是整個(gè)芯片擦寫，這樣閃存就比EEPROM的更新速度快。

17、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了( C)

A方便編程 B保存大量數(shù)據(jù)方便

C解決容量,速度,價(jià)格三者之間的矛盾 D操作方便

18、采用指令Cache與數(shù)據(jù)Cache分離的主要目的是(B?)。

A降低CPU平均訪問(wèn)時(shí)間 B減少指令流水線資源沖突

C提高Cache的命中率 D降低Cache的缺失損失

19、一個(gè)四體并行低位交叉存儲(chǔ)器,每個(gè)模塊的容量是64K×32位,存取周期為200ns,總線周期為50ns,在下列敘述中,( C)是正確的。

A在50ns內(nèi),每個(gè)模塊能向CPU提供32位二進(jìn)制信息

B以上都不對(duì)

C在200ns內(nèi),存儲(chǔ)器能向CPU提供128位二進(jìn)制信息

4個(gè)模塊，每個(gè)模塊之間是并行運(yùn)作的，每個(gè)模塊數(shù)據(jù)位寬是32位，4個(gè)并行就是128位。

D在200ns內(nèi),存儲(chǔ)器能向CPU提供256位二進(jìn)制信息

4個(gè)模塊，每個(gè)模塊之間是并行運(yùn)作的，每個(gè)模塊數(shù)據(jù)位寬是32位，4個(gè)并行就是128位。

20、80386DX是32位系統(tǒng),以4B為編址單位,在該系統(tǒng)中用8 KB (8K×8位)的存儲(chǔ)芯片構(gòu)造32 KB的存儲(chǔ)體時(shí),應(yīng)完成存儲(chǔ)器的( ?)設(shè)計(jì)。

A、字位均不擴(kuò)展 B、字?jǐn)U展

C、位擴(kuò)展 D、字位擴(kuò)展

四、計(jì)算

1、已知單個(gè)存儲(chǔ)體的存儲(chǔ)周期為110ns,總線傳輸周期為10ns,采用低位交叉編址的多模塊存儲(chǔ)器時(shí),存儲(chǔ)體數(shù)應(yīng)(大于等于11 )

2某容量為256MB的存儲(chǔ)器由若干個(gè)4M×8位的DRAM芯片構(gòu)成,該DRAM芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是(19 )??

4M * 8，則需要 22 條地址線、8 條數(shù)據(jù)線。DRAM 芯片的地址線，在芯片中，是分時(shí)復(fù)用的，僅需一半的引腳數(shù)，即夠用。

3、有一主存-Cache層次的存儲(chǔ)器,其主存容量為1MB,Cache容量為16 KB,每塊有8個(gè)字,每字32位,采用直接地址映像方式,若主存地址為35301H,且CPU訪問(wèn)Cache命中,則在Cache的第[十進(jìn)制表示]?152?字塊中[Cache起始字塊為第0字塊]。王道P118

解析:首先將主存地址35301H寫成二進(jìn)制,即0011 0101 0011 0000 0001,然后主要是分析該主存地址哪些位才是Cache字塊地址。低位是塊內(nèi)地址,高位是主存字塊標(biāo)記位,所以中間的部分就是Cache字塊地址;題目中給出每字塊有8個(gè)字,每字為32位,所以每字塊的大小為32B,故塊內(nèi)地址需要低5位來(lái)表示。另外,要求主存字塊標(biāo)記位,只需求主存包含了多少個(gè)Cache即可,1MB/16KB=64,所以需要6位來(lái)表示主存字塊標(biāo)記位,二進(jìn)制地址就劃分為如下格式:? 001101? 01001 1000 ?00001

(主存字塊標(biāo)記位) (Cache字塊地址) (塊內(nèi)地址)

010011000的十進(jìn)制數(shù)為152

4、有效容量為128 KB的Cache,每塊16B,采用8路組相連,字節(jié)地址為1234567H的單元,調(diào)入該Cache,則其標(biāo)記應(yīng)為?048D;48D

128KB的Cache，每塊16B，那么總共有128KB/16B=2^13塊，采用8路組相聯(lián)，于是可劃分為 2^13/8=2^10組，需要10位來(lái)尋址；每塊16B（2^4），字塊內(nèi)地址為4位；

再根據(jù)字節(jié)地址1234567H，對(duì)應(yīng)二進(jìn)制為 0001 0010 0011 0100 0101 0110 0111

除去低位的Cache字塊標(biāo)記和字塊內(nèi)地址，可知高14位為主存字塊標(biāo)記，00 0100 1000 1101，對(duì)應(yīng)十六進(jìn)制為 048DH

5、在32位的機(jī)器上存放12345678H,假定該存儲(chǔ)單元的最低字節(jié)地址為0X4000,則在小端存儲(chǔ)模式下存在在4002H單元的內(nèi)容是?34?H ?

6、某存儲(chǔ)器容量為64 KB,按字節(jié)編址,地址4000H~5FFFH為ROM區(qū),其余為RAM區(qū),若采用8K×4位的SRAM芯片進(jìn)行設(shè)計(jì),則需要該芯片的數(shù)量是( 14)

5FFFH -4000H= 1fff = 1? 1111? ?1111? ?1111 =8KB

?64KB-8KB = 56KB

56KB / 8KB =7 片8kB

7 * 2=14 片?8k*4bit

7、已知接收到的海明碼為0100111(按配偶原則配置),則欲傳送的信息是 0101

C1	C2		C3
1	2	3	4	5	6	7
0	1	0	0	1	1	1

P1=1⊕3⊕5⊕7=0⊕0⊕1⊕1=0?

P2=2⊕3⊕6⊕7=1⊕0⊕1⊕1=1

P3=4⊕5⊕6⊕7=0⊕1⊕1⊕1=1

P2與P3共同位置為第6位，即第6位1應(yīng)該為0

得到正確漢明碼為0100101，欲傳送信息為0101

8、按配奇原則配置1100111的漢明碼為(10101000111

2^k > =n+k+1

2^k >=11+1 ?k=4

假設(shè)接收到的漢明碼為：c1’c2’b4’c3’b3’b2’b1’

糾錯(cuò)過(guò)程如下：

P1=c1’⊕b4’⊕b3’⊕b1’?

P2=c2’⊕b4’⊕b2’⊕b1’?

P3=c3’⊕b3’⊕b2’⊕b1’?

如果收到的漢明碼為1100100，則p3p2p1=011，說(shuō)明代碼有錯(cuò)，第3位（b4’）出錯(cuò)，有效信息為：1100

如果收到的漢明碼為1100111，則p3p2p1=111，說(shuō)明代碼有錯(cuò)，第7位（b1’）出錯(cuò)，有效信息為：0110

如果收到的漢明碼為1100000，則p3p2p1=110，說(shuō)明代碼有錯(cuò)，第6位（b2’）出錯(cuò)，有效信息為：0010

如果收到的漢明碼為1100001，則p3p2p1=001，說(shuō)明代碼有錯(cuò)，第1位（c1’）出錯(cuò)，有效信息為：0001

9、設(shè)機(jī)器字長(zhǎng)為32位,一個(gè)容量為16MB的存儲(chǔ)器,CPU按半字尋址,其可尋址的單元數(shù)是2^23 2^24 / (32/8/2) ?

10、若某存儲(chǔ)器存儲(chǔ)周期為250ns,每次讀出16位,該存儲(chǔ)器的數(shù)據(jù)傳輸率是 ?8*10^6 B/s

1/250ns ?* 2 = 1/250*10^-9 ?* 2

11、在高速緩存系統(tǒng)中,主存容量為12MB,Cache容量為400 KB,則該存儲(chǔ)系統(tǒng)的容量為12MB

12、某計(jì)算機(jī)主存容量為64 KB,其中ROM區(qū)為4 KB,其余為RAM區(qū),按字節(jié)編址,現(xiàn)要用2 K×8位的ROM芯片和4 K×4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器,需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是 ?2、 30

13、若片選地址為111時(shí),選定某一32K×16位的存儲(chǔ)芯片工作,則該芯片在存儲(chǔ)器中的首地址和末地址分別為 38000H，3FFFFH

片選地址為111時(shí)，可知片選地址是3位，而 32K×16 位的存儲(chǔ)芯片，有地址線15根（片內(nèi)地址），因此地址總位數(shù)為 18 位，現(xiàn)高 3 位為 111，

則首地址為11 1000 0000 0000 0000，末地址為 11 1111 1111 1111 1111。

14、在一個(gè)容量為128KB的SRAM存儲(chǔ)器芯片上，按字長(zhǎng)32位編址，其地址范圍可從0000H到7fffH。

容量為128KB：128 KB?=?2^17 ?2^17?B =?2^20?bit

字長(zhǎng)32位（2^5?bit）編址存放：2^20??/ 32 =?2^15?= 32768?

32768 轉(zhuǎn)化為十六進(jìn)制為 8000 H，因此地址范圍從0000H-7fffH

15、假定用若干2K×4位的芯片組成一個(gè)8K×8位的存儲(chǔ)器,則地址0B1FH所在芯片的最小地址是?0800H?

首先2Kx4位組成一個(gè)8Kx8位，很顯然首先先滿足位擴(kuò)展，4位組成8位需要2片，故兩片一組，再進(jìn)行字?jǐn)U展，2K組成8K需要4組，故一共需要8片。8K=2^13很顯然需要13根地址線，而單個(gè)芯片2k很顯然需要11根地址線，這時(shí)13-11=2根地址線作為2-4譯碼器的擴(kuò)展地址線，故一組芯片中，選片的地址為00,01,10,11，代表4組選片的地址，而后面的11位（000 0000 0000~111 1111 1111）作為片內(nèi)地址。

題目中0B1FH=0000 1011 0001 1111，很顯然取低11位作為片內(nèi)地址，低12~13位作為片選地址，很顯然 0B1FH低十三位為=000（0 1）（011 0001 1111） 很顯然選片地址為01 代表第二組芯片。

第二組芯片的地址范圍為（0000 1000 0000 0000~0000 1111 1111 1111）=2^11個(gè)地址 所以所在芯片的最小地址為0000 1000 0000 0000 =0800H。（進(jìn)行當(dāng)前8位的存儲(chǔ)器中，我們要將2個(gè)4位的芯片，當(dāng)成一個(gè)8位的芯片看待！！！）

16、某計(jì)算機(jī)的Cache共有16塊,采用二路組相聯(lián)映射方式,即每組2塊,每個(gè)主存塊大小為32B,按字節(jié)編址,主存129號(hào)單元所在主存塊應(yīng)裝入的Cache組號(hào)是?4

由于主存塊大小為32字節(jié)，所以129號(hào)單元位于第4塊上(129/32取整等于4)。

而cache共有16塊，采用2路組相聯(lián)映射，所以共有8組。

主存塊號(hào)i與Cache組號(hào)j映射關(guān)系為：j=i mod 8，所以j=4 mod 8=4，即129號(hào)單元裝入到第4組。129 = 1000 0001

129/32B?% 8組 =4

在Cache和主存構(gòu)成的兩級(jí)存儲(chǔ)體系中,主存與Cache同時(shí)訪問(wèn),Cache的存取時(shí)間是100ns,主存的存取時(shí)間是1000ns秒,若希望有效平均存取時(shí)間不超過(guò)Cache存取時(shí)間的115%,則Cache的命中率至少因?yàn)? ?)99%

平均存取時(shí)間公式：h*tc+(1-h)*tm

過(guò)程：h*100ns+（1-h）*1000ns<=100ns*115%，解得h≥98.33%

假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成,某程序執(zhí)行過(guò)程中訪存1000次,其中訪問(wèn)Cache缺失50次,則Cache的命中率是( ??)。?95%

解析：Cache命中率=訪問(wèn)Cache的次數(shù)/訪存總次數(shù)（即訪問(wèn)Cache次數(shù)+訪問(wèn)主存次數(shù)）=（1000-50）/1000*100%=95%

若內(nèi)存地址區(qū)間為4000H~43FFH,每個(gè)存儲(chǔ)單元可存儲(chǔ)16位二進(jìn)制數(shù),該內(nèi)存區(qū)域用4片存儲(chǔ)芯片構(gòu)成,構(gòu)成該內(nèi)存所用的存儲(chǔ)器芯片的容量是( ?)

A、256×16位 

B、256×8位

C、512×16位

D、1024×8位

首先計(jì)算內(nèi)容空間的大小：43FFH-4000H+1=1024，其大小為1024×16bit，計(jì)算存儲(chǔ)芯片的容量：(1024×16bit)/4=256×16bit=512×8bit。據(jù)選項(xiàng)提供的內(nèi)容，只有256×16bit符合提綱的要求。

CPU地址總線有24根,數(shù)據(jù)總線有32根,用512 K×8位的RAM芯片構(gòu)成該機(jī)的主存儲(chǔ)器,則該機(jī)主存最多需要(128 )片這樣的存儲(chǔ)芯片。

解析:地址線為24根,則尋址范圍是224,數(shù)據(jù)線為32根,則字長(zhǎng)為32位。主存的總量=2^24×32位,因此所需存儲(chǔ)芯片數(shù)=(2^24×4B)/(512K×1B)=128。

假定DRAM芯片中存儲(chǔ)陣列的行數(shù)為r,列數(shù)為c,對(duì)于一個(gè)2K×1位的DRAM芯片,為保證其地址引腳數(shù)最少,并盡量減少刷新開(kāi)銷則r,c的取值分別是( ?)

A、2018、1

B、32、64

C、64、32

D、1、1024

根據(jù) DRAM的結(jié)構(gòu)和原理可知，在分時(shí)復(fù)用的情況下，芯片引腳個(gè)數(shù)取決于行地址線和列地址線中的較大值，對(duì)于一個(gè)2K×1位的DRAM芯片，總共需要11條地址線，只有當(dāng)一個(gè)取5，一個(gè)取6時(shí)可使管腳數(shù)最小，而DRAM的刷新開(kāi)銷取決于行數(shù)，因此行地址線應(yīng)該為5、列地址線為6，即行數(shù)2^5=32，列數(shù)為2^6=64。

DRAM以行為單位刷新；

第五章

一、判斷

1、外圍設(shè)備一旦申請(qǐng)中斷,立刻能得到CPU的響應(yīng) ( ?×?)

2、下列功能中屬于I/O接口的功能的是( ①②③④? )。

①數(shù)據(jù)格式的轉(zhuǎn)換②I/O過(guò)程中錯(cuò)誤與狀態(tài)檢測(cè)③I/O操作的控制與定時(shí)④與主機(jī)和外設(shè)通信

3、DMA控制器和CPU可以同時(shí)使用總線工作 ( ×)

DMA控制器和CPU不能同時(shí)使用總線工作，因?yàn)樗鼈儠?huì)互相干擾。當(dāng)DMA控制器正在使用總線時(shí)，CPU需要等待其完成后才能訪問(wèn)內(nèi)存或I/O設(shè)備。反之亦然。因此，在使用DMA控制器進(jìn)行數(shù)據(jù)傳輸時(shí)，CPU通常處于空閑狀態(tài)。

4、輸入輸出系統(tǒng)由I/O軟件和I/O硬件兩部分組成 （√）

5、多重中斷允許一個(gè)更高優(yōu)先級(jí)的中斷請(qǐng)求中斷另一個(gè)中斷處理程序的執(zhí)行（√）

6、下列說(shuō)法中,錯(cuò)誤的是(②③④)

①程序中斷過(guò)程是由硬件和中斷服務(wù)程序共同完成的

②在每條指令的執(zhí)行過(guò)程中,每個(gè)總線周期要檢查一次有無(wú)中斷請(qǐng)求

③檢測(cè)有無(wú)DMA請(qǐng)求,一般安排在一條指令執(zhí)行過(guò)程的末尾

④中斷服務(wù)程序的最后指令是無(wú)條件轉(zhuǎn)移指令

Ⅰ:程序中斷過(guò)程由硬件(如向量地址形成部件等)和中斷服務(wù)程序共同完成的,故Ⅰ正確。

Ⅱ:每條指令執(zhí)行周期結(jié)束后,CPU會(huì)統(tǒng)一掃描各個(gè)中斷源,然后進(jìn)行判優(yōu)來(lái)決定響應(yīng)哪個(gè)中斷源,故Ⅱ錯(cuò)誤。

Ⅲ:CPU會(huì)在每個(gè)存儲(chǔ)周期結(jié)束后檢查是否有DMA請(qǐng)求,故Ⅲ錯(cuò)誤。

Ⅳ:中斷服務(wù)程序的最后指令通常是中斷返回指令(RETI),該指令在中斷恢復(fù)之后,也就是此時(shí)CPU中的所有寄存器都已經(jīng)恢復(fù)到了中斷之前的狀態(tài),因此該指令不需要進(jìn)行無(wú)條件轉(zhuǎn)移,只需要通知CPU開(kāi)始從PC中取指,進(jìn)入取指周期即可,事實(shí)上,該指令可以理解為,它設(shè)置了一個(gè)標(biāo)志,當(dāng)CPU檢測(cè)到該標(biāo)志的時(shí)候,就進(jìn)入新的取指周期,故Ⅳ錯(cuò)誤。

7、以下說(shuō)法中錯(cuò)誤的是( C)。

A中斷向量方法可提高中斷源的識(shí)別速度

B重疊處理中斷的現(xiàn)象稱為中斷嵌套

C中斷向量地址是中斷服務(wù)程序的入口地址

D中斷服務(wù)程序一般是操作系統(tǒng)模塊

中斷向量地址不是中斷服務(wù)程序的入口地址。中斷向量地址是一個(gè)指針，指向中斷服務(wù)程序的入口地址。

8、DMA方式既能用于控制主機(jī)與高速外圍設(shè)備之間的信息傳送,也能代替中斷傳送方式??(×)?

9、DMA工作方式提高了CPU的效率,同時(shí)也提高了數(shù)據(jù)傳送的速度。這是由于DMA方式在傳送數(shù)據(jù)時(shí)不需要CPU干預(yù),而且在一批數(shù)據(jù)傳送完畢時(shí),也完全不需要CPU干預(yù)。( ×)

10、下列敘述中,(C?)是正確的。

A、程序中斷方式中有中斷請(qǐng)求,DMA方式中沒(méi)有中斷請(qǐng)求

B、DMA要等指令周期結(jié)束時(shí)才可以進(jìn)行周期竊取

C、程序中斷方式和DMA方式中都有中斷請(qǐng)求,但目的不同

D、程序中斷方式和DMA方式中實(shí)現(xiàn)數(shù)據(jù)傳送都需要中斷請(qǐng)求（?DMA方式中實(shí)現(xiàn)數(shù)據(jù)傳送不需中斷請(qǐng)求）

從數(shù)據(jù)傳送來(lái)看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送；

從CPU響應(yīng)時(shí)間看，程序中斷方式是在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)，而DMA方式可在指令周期內(nèi)的任一存取周期結(jié)束時(shí)響應(yīng)；

程序中斷方式有處理異常事件的能力，DMA方式?jīng)]有，主要用于大批數(shù)據(jù)的傳送，如：硬盤存取，圖像處理，高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量；

程序中斷需要中斷現(xiàn)行程序，故需要保護(hù)現(xiàn)場(chǎng)，DMA方式不中斷現(xiàn)行程序，無(wú)需保護(hù)現(xiàn)場(chǎng)；

DMA方式的優(yōu)先級(jí)高于程序中斷的優(yōu)先級(jí) 。

DMA方式中實(shí)現(xiàn)數(shù)據(jù)傳送不需中斷請(qǐng)求，所以選項(xiàng)A是錯(cuò)誤的；程序中斷方式和DMA方式中都有中斷請(qǐng)求，但目的不同，所以選項(xiàng)B和D錯(cuò)誤，選項(xiàng)C是正確的。

11、通道程序都存放在主存中。 課本P158

通道控制方式與DMA控制方式的區(qū)別

1）DMA控制方式中需要CPU來(lái)控制所傳輸數(shù)據(jù)塊的大小，傳輸?shù)膬?nèi)存地址；通道控制方式中這些信息都是由通道來(lái)控制管理的。

2）一個(gè)DMA控制器對(duì)應(yīng)一臺(tái)設(shè)備與內(nèi)存?zhèn)鬟f數(shù)據(jù)，而一個(gè)通道可以控制多臺(tái)設(shè)備與內(nèi)存的數(shù)據(jù)交換。

通道程序由通道執(zhí)行，且只能在具有通道的I／O系統(tǒng)中執(zhí)行。

12、下列選項(xiàng)中,在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔? ①②③? )。

①I/O接口中的命令字 ②IO接口中的狀態(tài)字 ③中斷類型號(hào)

13、下列敘述中,正確的是(D?)。

A訪問(wèn)存儲(chǔ)器的指令一定不能訪問(wèn)I/O設(shè)備

B在統(tǒng)一編址下,不能直接訪問(wèn)I/O設(shè)備

C只有I/O指令可以訪問(wèn)I/O設(shè)備

D在具有專門I/O指令的計(jì)算機(jī)中,I/O設(shè)備才可以單獨(dú)編址

14、I/O設(shè)備的統(tǒng)一編址就是將I/O地址看稱存儲(chǔ)器地址的一部分 ?（√）

15、下列關(guān)于IO指令的說(shuō)法中,錯(cuò)誤的是( )。

A I/O指令是機(jī)器指令的一類

B I/O反應(yīng)CPU和IO設(shè)備交換信息的特點(diǎn)

C I/O指令是CPU系統(tǒng)指令的一部分

D I/O指令的格式和指令格式相同

16、下列關(guān)于I/O端口和接口的說(shuō)法中,正確的是(B?)。

A在統(tǒng)一編址方式下,存儲(chǔ)單元和I/O設(shè)備是靠不同的地址線來(lái)區(qū)分的

B在獨(dú)立編址方式下,CPU需要設(shè)置專門的輸入輸出指令訪問(wèn)端口

C在獨(dú)立編址方式下,存儲(chǔ)單元和I/O設(shè)備是靠不同的地址線來(lái)區(qū)分的?靠不同I/O指令

D按照不同的數(shù)據(jù)傳送格式,可將接口分為同步傳送接口和異步傳送接口（分為并行接口和串行接口）

二、選擇

1、在主機(jī)和外設(shè)的信息傳送中,(A?)不是一種程序控制方式。

A直接存儲(chǔ)器存取 （即DMA方式） B程序中斷

C通道控制 D直接程序傳送

2、在統(tǒng)一編址的方式下,區(qū)分存儲(chǔ)單元和I/O設(shè)備是靠(?D?)。

A不同的地址線 B不同的數(shù)據(jù)線

C不同的控制線 D不同的地址碼

3、程序員進(jìn)行系統(tǒng)調(diào)用,訪問(wèn)設(shè)備使用的是(?C )。

A物理地址 B從設(shè)備地址

C邏輯地址 D主設(shè)備地址

4、中斷發(fā)生時(shí)程序計(jì)數(shù)器內(nèi)容的保護(hù)和更新是由(A?)完成的。

A硬件自動(dòng) B進(jìn)棧指令和轉(zhuǎn)移指令

C訪存指令 D中斷服務(wù)程序

5、在具有中斷向量表的計(jì)算機(jī)中,中斷向量地址是A?)。

A中斷服務(wù)程序入口地址的地址 B中斷服務(wù)程序的入口地址

C子程序入口地址 D中斷程序斷點(diǎn)

6、I?/O的編織方式采用統(tǒng)一編址方式時(shí),進(jìn)行輸入/輸出的操作的指令是(B?)。

A輸入/輸出指令 B訪存指令 C都不對(duì) D控制指令

7、中斷響應(yīng)是在(C?)。

A一條指令執(zhí)行中間 B一條指令執(zhí)行開(kāi)始

C一條指令執(zhí)行之末 D一條指令執(zhí)行的任何時(shí)刻

8、在DMA方式下,數(shù)據(jù)從內(nèi)存?zhèn)魉偷酵庠O(shè),經(jīng)過(guò)的路徑是( C)。

A內(nèi)存->數(shù)據(jù)通路->數(shù)據(jù)總線->外設(shè) B內(nèi)存->CPU->外設(shè)

C內(nèi)存->數(shù)據(jù)總線->DMAC->外設(shè) D內(nèi)存->數(shù)據(jù)總線->數(shù)據(jù)通路->外設(shè)

9、在各種I/O方式中,中斷方式下CPU與外設(shè)?并行?工作,傳送與主程序?串行?工作,DMA方式下CPU與外設(shè)?并行?工作,傳送與主程序?并行?工作。每個(gè)空填寫“串行”或“并行”。

10、響應(yīng)外部中斷的過(guò)程中,中斷隱指令完成的操作,除保護(hù)斷點(diǎn)外,還包括(①③)。課本P199

①關(guān)中斷②保存通用寄存器的內(nèi)容③形成中斷服務(wù)程序入口地址并送被PC

A①②③ B②③ C①② D①③

11、在DMA傳送方式中,由?外部設(shè)備?發(fā)出DMA請(qǐng)求,在傳送期間總線控制權(quán)由?DMA控制器?掌握。 根據(jù)題目描述在每個(gè)空中選擇下列的一個(gè)合適內(nèi)容填寫: CPU、內(nèi)存、外部設(shè)備、DMA控制器。

12、能產(chǎn)生DMA請(qǐng)求的總線部件是( B? )。

①高速外設(shè)②需要與主機(jī)批量交換數(shù)據(jù)的外設(shè)③具有DMA接口的外設(shè)

A① B③ C②③ D①③

13、關(guān)于程序中斷方式和DMA方式的敘述.錯(cuò)誤的是( )。①DMA的優(yōu)先級(jí)比程序中斷的優(yōu)先級(jí)要高②程序中斷方式需要保護(hù)現(xiàn)場(chǎng),DMA方式不需要保護(hù)現(xiàn)場(chǎng)③程序中斷方式的中斷請(qǐng)求是為了報(bào)告CPU數(shù)據(jù)的傳輸結(jié)束.而DMA方式的中斷請(qǐng)求完全是為了傳送數(shù)據(jù)

A、①③ B、 ②③ C、③ D、②

?中斷和DMA方式是I/O設(shè)備與主機(jī)間交換數(shù)據(jù)常采用的傳送控制方式，在這兩種控制方式下，CPU和I/O設(shè)備可以并行工作。DMA方式的中斷請(qǐng)求是為了報(bào)告CPU數(shù)據(jù)的傳輸結(jié)束。中斷方式需要執(zhí)行中斷服務(wù)程序，并且完成一次程序中斷還需要許多輔助操作，所以它主要適用于中、低速外設(shè)。?[歸納總結(jié)] 中斷方式下，外設(shè)在做好輸入輸出準(zhǔn)備時(shí)，向主機(jī)發(fā)中斷請(qǐng)求，主機(jī)接到請(qǐng)求后就暫時(shí)中止原來(lái)執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空?qǐng)求進(jìn)行處理，在中斷處理完畢后返回原來(lái)的程序繼續(xù)執(zhí)行。DMA方式是在主存和外設(shè)之間開(kāi)辟直接的數(shù)據(jù)通路，可以進(jìn)行基本上不需要CPU介入的主存和外設(shè)之間的信息傳送，這樣不僅能保證CPU的高效率，而且能滿足高速外設(shè)的需要。?中斷方式和DMA方式的主要區(qū)別為：?(1)中斷方式是程序切換，需要保護(hù)和恢復(fù)現(xiàn)場(chǎng)；而DMA方式除了開(kāi)始和結(jié)尾時(shí)，不占用CPU的任何資源。?(2)對(duì)中斷請(qǐng)求的響應(yīng)時(shí)間只能發(fā)生在每條指令執(zhí)行完畢時(shí)；而對(duì)DMA請(qǐng)求的響應(yīng)時(shí)間可以發(fā)生在每個(gè)機(jī)器周期結(jié)束時(shí)。?(3)中斷傳送過(guò)程需要CPU的干預(yù)；而DMA傳送過(guò)程不需要CPU的干預(yù)，故數(shù)據(jù)傳輸速率非常高，適合于高速外設(shè)的成組數(shù)據(jù)傳送。?(4)DMA請(qǐng)求的優(yōu)先級(jí)高于中斷請(qǐng)求。?(5)中斷方式具有對(duì)異常事件的處理能力，而DMA方式僅局限于完成傳送數(shù)據(jù)塊的I/O操作。

14、中斷判優(yōu)邏輯和總線仲裁方式相類似,下列說(shuō)法中正確的是()。

①在總線仲裁方式中,獨(dú)立請(qǐng)求方式響應(yīng)時(shí)間最快,是以增加控制線是為代價(jià)

②在總線仲裁方式中,計(jì)數(shù)器定時(shí)查詢方式有一根總線請(qǐng)求和一根設(shè)備地址線,若每次計(jì)數(shù)都從0開(kāi)始,則設(shè)備號(hào)小的優(yōu)先級(jí)高

③總線仲裁方式一般是指I/O設(shè)備爭(zhēng)用總線的判優(yōu)方式,而中斷判優(yōu)方式一般是指IO設(shè)備爭(zhēng)用CPU的判優(yōu)方式

④中斷判優(yōu)邏輯既可以通過(guò)硬件實(shí)現(xiàn),又可以通過(guò)軟件實(shí)現(xiàn)

A、①③④

B、①②④

C、①④

D、①③

答案：A

CPU響應(yīng)DMA請(qǐng)求一般是在(一個(gè)總線周期結(jié)束時(shí)?)

周期竊取：存取周期

DMA中斷響應(yīng)時(shí)刻：機(jī)器周期結(jié)束時(shí)刻

外中斷響應(yīng)時(shí)刻：一條指令執(zhí)行結(jié)束時(shí)刻

DMA中斷優(yōu)先級(jí)>外中斷優(yōu)先級(jí)

沒(méi)有機(jī)器周期就選總線周期

三、計(jì)算

1、某計(jì)算機(jī)處理器主頻為50MHz,采用定時(shí)查詢方式控制設(shè)備A的I/O,查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間,為保證數(shù)據(jù)不丟失,每秒需對(duì)其查詢至少200次,則CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是( ?0.2% )。

200*500=100 000周期/秒(頻率)

50MHZ=50 000 000HZ

100 000/50 000 000=0.2%

2、在程序查詢方式的輸入輸出系統(tǒng)中,假設(shè)不考慮處理時(shí)間.每一次查詢操作需要100個(gè)時(shí)鐘周期,CPU的時(shí)鐘頻率為 50 MHz?，F(xiàn)有鼠標(biāo)和硬盤兩個(gè)設(shè)備，而日CPU必須每秒對(duì)鼠標(biāo)進(jìn)行30次查詢,硬盤以32位字長(zhǎng)為單位傳輸數(shù)據(jù),即每32位被 CPU查詢一次,傳輸率為2 MBps（2×220B/s）。求 CPU對(duì)這兩個(gè)設(shè)備查詢所花費(fèi)的時(shí)間比率,由此可得出什么結(jié)論?

(1)CPU每秒對(duì)鼠標(biāo)進(jìn)行30次查詢,所需的時(shí)鐘周期數(shù)為 100*30=3000

根據(jù) CPU的時(shí)鐘頻率為50 MHz,即每秒50*10^6個(gè)時(shí)鐘周期,故對(duì)鼠標(biāo)的査詢占用 CPU的時(shí)間比率為

[3000/(50*10^6]*100% =0.006%

可見(jiàn),対鼠標(biāo)的查詢基本不影響 CPU的性能 。

(2)對(duì)于硬盤,每32位被 CPU查詢一次,故每秒查詢

2MB/4B= 512K次

則每秒查詢的時(shí)鐘周期數(shù)為100 *512 *1024 = 52.4*10^6

故對(duì)磁盤的查詢占用 CPU的時(shí)間比率為[(52.4*10^6)/(50*10^6)]*100%=105%

即使CPU將全部時(shí)間都用于對(duì)硬盤的查詢也不能滿足磁盤傳輸?shù)囊?因此CPU一般不采用程序查詢方式與磁盤交換信息。

3、 DMA接口采用周期竊取方式把字符傳送到存儲(chǔ)器， 它支持的最大批量為400個(gè)字節(jié)。若存取周期為100ns，每處理一次中斷需5us，現(xiàn)有的字符設(shè)備的傳輸率為9600bps。假設(shè)字符之間的傳輸是無(wú)間隙的若忽略預(yù)處理所需的時(shí)間，試問(wèn)采用DMA方式每秒因數(shù)據(jù)傳輸需占用處理器多少時(shí)間?如果完全采用中斷方式，有序占用處理器多少時(shí)間?

答:傳輸率9600bps=(9600/8)B/s=1200B/s

若采用DMA方式，傳送1200個(gè)字符共需1200個(gè)存取周期，每傳400個(gè)字符，進(jìn)行一次中斷處理，

DMA方式時(shí)間=預(yù)處理+數(shù)據(jù)傳送+后處理 =?0.1?us * 1200 + 5?us *（1200/400）= 135us

傳輸時(shí)間=1200*0.1=120us

后處理:(1200/400)*5=15us

若采用中斷方式，每傳送一個(gè)字符要申請(qǐng)一次中斷請(qǐng)求，每秒印數(shù)據(jù)傳輸所占用處理器的時(shí)間為 5us*1200=6000us

數(shù)據(jù)傳送:每秒1200個(gè)字節(jié)=1200個(gè)字符

4、假設(shè)磁盤采用DMA方式與主機(jī)交換信息，傳輸速率為2MBps。DMA的預(yù)處理需要1000個(gè)時(shí)鐘周期，DMA完成傳送后的中斷處理需要500個(gè)時(shí)鐘周期，如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB，試問(wèn)在硬盤工作時(shí)，50MHz的處理器需要多少時(shí)間比率進(jìn)行DMA輔助操作(預(yù)處理和后處理)?

答:

DMA 傳送過(guò)程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。

傳送 4KB 的數(shù)據(jù)長(zhǎng)度需(4KB) / (2MBps) = 0.002s

如果磁盤不斷進(jìn)行傳輸，每秒所需 DMA 輔助操作的時(shí)鐘周期數(shù)為

(1000 + 500) /0.002 = 750000

故 DMA 輔助操作占用 CPU的時(shí)間比率為 [750000 / (50 *10^6)] ?* 100% = 1.5 %

數(shù)據(jù)塊=4KB

數(shù)據(jù)傳送時(shí)間 4KB/2MBps=0.002s ??2^12 / 2 * 2^20 = 2^(-9)

輔助操作時(shí)間 (1000+500)/0.002=750000

時(shí)間比率 (750000/50*10^6)*100%=1.5%

---

第六章

一、選擇

1、長(zhǎng)度相同,格式相同的兩種浮點(diǎn)數(shù),假定前者基數(shù)大,后者基數(shù)小,其他規(guī)定均相同,則它們可表示的數(shù)的范圍和精度為( )。

A兩者可表示的數(shù)的范圍和精度相同 B前者可表示的數(shù)的范圍大但精度低

C前者可表示的數(shù)的范圍大且精度高 D后者可表示的數(shù)的范圍大且精度高

2、若浮點(diǎn)數(shù)的尾數(shù)用補(bǔ)碼表示,則下列( )中的尾數(shù)是規(guī)格化形式。

A1.00010 B1.11000 C0.01110 D0.01010

補(bǔ)碼的規(guī)格化形式表示是小數(shù)點(diǎn)后一位與符號(hào)位不同。

3、由3個(gè)“1”和5個(gè)“0”組成的8位二進(jìn)制補(bǔ)碼,能表示的最小整數(shù)是( )。

A-32 B-3 C-126 D-125

1000 0011 ???原碼為 1111 1101

4、若32位計(jì)算機(jī)按字節(jié)編制,采用小端方式,若語(yǔ)句“int i=0;”對(duì)應(yīng)指令的機(jī)器代碼為”“C7 45 FC 00 00 00 00”,則語(yǔ)句“int i=-64;” 對(duì)應(yīng)指令的機(jī)器代碼為( )。

A C7 45 FC 0C FF FF FF

B C7 45 FC FF FF FF C0

C C7 45 FC C0 FF FF FF

D C7 45 FC FF FF FF 0C

1000 0000 ……… 0100 0000

小端方式是指數(shù)據(jù)的高字節(jié)保存在內(nèi)存的高地址中，而數(shù)據(jù)的低字節(jié)保存在內(nèi)存的低地址中。– 64的補(bǔ)碼為FF FF FF CO，按照小端方式,存儲(chǔ)順序依次為CO FF FF FF，

因此，int x=-64對(duì)應(yīng)的機(jī)器指令代碼為:C7 45 FC CO FF FF FF

5、在原碼一位乘法中,( )。

A符號(hào)位不參加運(yùn)算,并根據(jù)運(yùn)算結(jié)果確定結(jié)果中的符號(hào)

B符號(hào)位參加運(yùn)算,并根據(jù)運(yùn)算結(jié)果改變結(jié)果中的符號(hào)位

C符號(hào)位不參加運(yùn)算

D符號(hào)位參加運(yùn)算

6、ALU作為運(yùn)算器的核心部件,其屬于( )。

A時(shí)序邏輯電路 B組合邏輯電路

C控制器 D寄存器

7、計(jì)算機(jī)在進(jìn)行浮點(diǎn)數(shù)的加減運(yùn)算之前,先進(jìn)行對(duì)接操作,若x的階碼大于y的階碼,則應(yīng)將( )。

A y的階碼擴(kuò)大至與x的階碼相同,且使y的尾數(shù)部分進(jìn)行算術(shù)左移

B x的階碼縮小至與y的階碼相同,且使x的尾數(shù)部分進(jìn)行算術(shù)左移

C x的階碼縮小至與y的階碼相同,且使x的尾數(shù)部分進(jìn)行算術(shù)右移

D y的階碼擴(kuò)大至與x的階碼相同,且使y的尾數(shù)部分進(jìn)行算術(shù)右移

??

8、某數(shù)采用IEEE 754單精度浮點(diǎn)數(shù)格式,表示為C640 000 0H,則該數(shù)的值是( ?)。

A ??-0.5×2^12 ????????B -0.5×2^13????????C -1.5×2^12 ????????D -1.5×2^13

單精度浮點(diǎn)數(shù)大小為4Bytes(32bits)?

其中,具***數(shù)的含義為:

第1位表示符號(hào),0為正數(shù),1為負(fù)數(shù),

第2~9位表示冪數(shù),由于轉(zhuǎn)換成單精度時(shí),冪數(shù)加上了127，之后要減127

第10~32位表示小數(shù)部分

?C640 0000H 化成2進(jìn)制是：

1????????? ? ?1000 1100 ????? ? ?10000000000000000000000

負(fù)數(shù)????? ? 13(140-127)? ????0.5(這里的小數(shù)部分指去掉1后的小數(shù)部分)

所以最終答案為 -1.5*2^13

解析:IEEE 754單精度浮點(diǎn)數(shù)格式為C640 0000H,

二進(jìn)制格式為1100 0110 0100 0000 0000 00000000 0000,

轉(zhuǎn)換為標(biāo)準(zhǔn)的格式為:數(shù)符=1表示負(fù)數(shù);階碼值為1000 1100-0111 1111=0000 1101=13;尾數(shù)值為1.5(注意其有隱含位,要加1)。因此,浮點(diǎn)數(shù)的值為-1.5×213。 知識(shí)模塊:計(jì)算機(jī)組成原理

9、組成一個(gè)運(yùn)算器需要多個(gè)部件,但下面的( )不是組成運(yùn)算器的部件。、

A狀態(tài)寄存器 ????????????????B數(shù)據(jù)總線????????????????C.ALU ???????????????????????D地址寄存器

10、在計(jì)算機(jī)中,通常用來(lái)表示主存地址的是( )。

A無(wú)符號(hào)數(shù) ????????B原碼 ????????C移碼 ????????D補(bǔ)碼

11、在定點(diǎn)運(yùn)算器中,無(wú)論是采用雙符號(hào)位,還是采用單符號(hào)位,必須有( )。

A譯碼電路,它一般用“與非”門來(lái)實(shí)現(xiàn)

B編碼電路,它一般用“或非”門來(lái)實(shí)現(xiàn)

C溢出判斷電路,它一般用“異或”門來(lái)實(shí)現(xiàn)

D移位電路,它一般用“與或非”門來(lái)實(shí)現(xiàn)

12、加法器采用并行進(jìn)位的目的是( )。

A保證加速器可靠性 B提高加法器運(yùn)算速度

C增強(qiáng)加法器功能 D簡(jiǎn)化加法器設(shè)計(jì)

13、在串行進(jìn)位的并行加法器中,影響加法器運(yùn)算速度的關(guān)鍵因素是( )。

A門店路的級(jí)延遲 B各位加法器速度的不同

C元器件速度 D進(jìn)位傳遞延遲

14、浮點(diǎn)數(shù)的IEEE 754標(biāo)準(zhǔn)對(duì)尾數(shù)編碼采用的是( )。

A反碼 B移碼 C補(bǔ)碼 D原碼

15、設(shè)機(jī)器數(shù)字長(zhǎng)8位,含1位符號(hào)位,若機(jī)器數(shù)BAH為原碼,算數(shù)左移1位和算數(shù)右移1位分別得( )。

A F4H , 9DH B B5H , EDH

C B4H , 6DH D F4H , EDH

BAH = 1011 1010
左移1111 0100 = F4H
右移1001 1101 = 9DH
原碼移位補(bǔ)0；補(bǔ)碼左移低位補(bǔ)0，右移高位補(bǔ)1；反碼移位補(bǔ)1.

算術(shù)移位的對(duì)象是有符號(hào)數(shù)，移位過(guò)程中符號(hào)位保持不變。

邏輯移位將對(duì)象視為無(wú)符號(hào)數(shù).左移時(shí)：高位移丟，低位補(bǔ)0；右移時(shí)：低位移丟，高位補(bǔ)0

16、在浮點(diǎn)數(shù)編碼表示中,( )在機(jī)器數(shù)中不出現(xiàn),是隱含的,

A尾數(shù) B基數(shù) C階碼 D符號(hào)

浮點(diǎn)數(shù)編碼表示中，符號(hào)、階碼和尾數(shù)均有體現(xiàn)，只有基數(shù)是固定的，無(wú)需出現(xiàn)。

17、若采用雙符號(hào)位,則兩個(gè)正數(shù)相加產(chǎn)生溢出的特征時(shí),雙符號(hào)位為( )。

A 11 B 10

C 00 D?01

18、采用規(guī)格化的浮點(diǎn)數(shù),最主要是為了( )。

A防止運(yùn)算時(shí)數(shù)據(jù)溢出

B方便浮點(diǎn)運(yùn)算

C增加數(shù)據(jù)的表示范圍

D增加數(shù)據(jù)的表示精度

19、下列關(guān)于各種移位的說(shuō)法正確的是( )。 ①假設(shè)機(jī)器數(shù)采用反碼表示,當(dāng)機(jī)器數(shù)為負(fù)時(shí),左移時(shí)最高數(shù)位丟0,結(jié)果出錯(cuò),右移時(shí),最低數(shù)位丟0,影響精度 ②算術(shù)移位的情況下,補(bǔ)碼左移的前提條件是其原最高有效位與原符號(hào)位要相同 ③在算數(shù)移位的情況下,雙符號(hào)位的移位操作只有低符號(hào)位需要參加移位操作

A② B③ C①②③ D①③

雙符號(hào)位的最高符號(hào)位代表真正的符號(hào)，而低位符號(hào)位用于參與移位操作以判斷是否發(fā)生溢出

20、某浮點(diǎn)機(jī)采用規(guī)格化浮點(diǎn)數(shù)表示,階碼用移碼表示,最高位代表符號(hào)位,尾數(shù)用原碼表示。下列( )的表示不是規(guī)格化浮點(diǎn)數(shù)。

A階碼：1111111 ?????????尾數(shù)：1.1000……00

B階碼：0011111 ???????? 尾數(shù)：1.0111……01

C階碼：1000001 ??????? 尾數(shù)：0.1111……01

D階碼：0111111 ???????? 尾數(shù)：0.1000……10

對(duì)于尾數(shù)的原碼來(lái)說(shuō)，只看尾數(shù)的第一位是否為1就行。

對(duì)于規(guī)格化的浮點(diǎn)數(shù)，尾數(shù)有三種形式：

0.1xx……x(原碼、補(bǔ)碼、反碼都是正數(shù)的形式)

1.0XX……X(補(bǔ)碼、反碼是負(fù)數(shù)的形式)

1.1xx……X(原碼是負(fù)數(shù)的形式)尾數(shù)用原碼表示，

B是不符合規(guī)格化的形式

21、計(jì)算機(jī)內(nèi)部的定點(diǎn)數(shù)大多用補(bǔ)碼表示,以下是一些關(guān)于補(bǔ)碼特點(diǎn)的敘述: ①零的表示是唯一的②符號(hào)位可以和數(shù)值部分一起參加運(yùn)算③和其真值的對(duì)應(yīng)關(guān)系簡(jiǎn)單、直觀④減法可用加法來(lái)實(shí)現(xiàn),以上敘述中( )是補(bǔ)碼表示的特點(diǎn)。

A①② B①③ C①②③ D①②④

[解析] 在補(bǔ)碼表示中，真值0的表示形式是唯一的；符號(hào)位可作為數(shù)值位的一部分看待，和數(shù)值位一起參加運(yùn)算；加減法統(tǒng)一采用加法操作實(shí)現(xiàn)。故Ⅰ、Ⅱ、Ⅳ均正確。而Ⅲ是原碼表示的特點(diǎn)。?原碼表示和補(bǔ)碼表示的主要區(qū)別：?①原碼表示直觀易懂，機(jī)器數(shù)和真值間的相互轉(zhuǎn)換很容易，補(bǔ)碼負(fù)數(shù)時(shí)，機(jī)器數(shù)和真值間的相互轉(zhuǎn)換不直觀。?②用原碼實(shí)現(xiàn)乘、除運(yùn)算的規(guī)則簡(jiǎn)單，用補(bǔ)碼實(shí)現(xiàn)加、減運(yùn)算的規(guī)則簡(jiǎn)單。?③最高位都表示符號(hào)位，補(bǔ)碼的符號(hào)位可作為數(shù)值位的一部分看待，和數(shù)值位一起參加運(yùn)算；但原碼的符號(hào)位不允許和數(shù)值位同等看待，必須分開(kāi)進(jìn)行處理。?④對(duì)于真值0，原碼有兩種不同的表示形式，而補(bǔ)碼只有唯一的一種表示形式。?⑤原碼表示的正、負(fù)數(shù)范圍相對(duì)零來(lái)說(shuō)是對(duì)稱的；但補(bǔ)碼負(fù)數(shù)表示范圍較正數(shù)表示范圍寬，能多表示一個(gè)最負(fù)的數(shù)(絕對(duì)值最大的負(fù)數(shù))。

22、加法器中每位的本地進(jìn)位信號(hào)d為( )。

A xiYiCi B Xi⊕Yi C xiYi D Xi+Yi+Ci

23、在補(bǔ)碼的加減法中,用兩位符號(hào)位判斷溢出,兩位符號(hào)位s1s2=10時(shí)表示( ?)。

A結(jié)果負(fù)溢出 B結(jié)果正溢出

C結(jié)果為負(fù)數(shù),無(wú)溢出 D結(jié)果為正數(shù),無(wú)溢出

24、8位原碼能表示的不同數(shù)據(jù)有( )個(gè)。 原碼中有正0負(fù)0

A15 B 255 C16 D256

25、在浮點(diǎn)運(yùn)算中,下溢指的是( )。

A運(yùn)算的結(jié)果最低有效位產(chǎn)生的錯(cuò)誤

B運(yùn)算的結(jié)果小于機(jī)器所能表示的最小正數(shù)

C運(yùn)算結(jié)果的絕對(duì)值小于機(jī)器所能表示的最小絕對(duì)值

D運(yùn)算的結(jié)果小于機(jī)器數(shù)所能表示的最小負(fù)數(shù)

運(yùn)算結(jié)果在0至規(guī)格化最小整數(shù)之間時(shí)成為正下溢，運(yùn)算結(jié)果在0至規(guī)格化最大負(fù)數(shù)間成為負(fù)下溢，兩者統(tǒng)稱為下溢。

運(yùn)算結(jié)果大于最大正數(shù)時(shí)稱為正上溢，小于絕對(duì)值最大負(fù)數(shù)時(shí)稱為負(fù)上溢，兩者統(tǒng)稱為上溢。

運(yùn)算結(jié)果在0至最小正數(shù)之間時(shí)稱為正下溢，在0至絕對(duì)值最小負(fù)數(shù)之間稱為負(fù)下溢，兩者統(tǒng)稱為下溢。數(shù)據(jù)下溢時(shí)，浮點(diǎn)數(shù)值趨于0，計(jì)算機(jī)僅將其當(dāng)作機(jī)器0處理。

26、下列說(shuō)法中,正確的是( )。

A采用變形補(bǔ)碼并進(jìn)行加減法運(yùn)算可以避免溢出

B兩個(gè)正數(shù)相加一定產(chǎn)生溢出

C只有定點(diǎn)數(shù)運(yùn)算才可能溢出,浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出

D定點(diǎn)數(shù)和浮點(diǎn)數(shù)運(yùn)算都能產(chǎn)生溢出

變形補(bǔ)碼即雙符號(hào)位補(bǔ)碼,所以并不可以避免溢出。定點(diǎn)數(shù)和浮點(diǎn)數(shù)運(yùn)算都可能產(chǎn)生溢出,但溢出判斷有區(qū)別。兩個(gè)正數(shù)相加時(shí)并不一定產(chǎn)生溢出,只有當(dāng)相加之后的結(jié)果超過(guò)數(shù)的表示范圍才產(chǎn)生溢出。

27、原碼乘法時(shí),符號(hào)為單獨(dú)處理乘積的方式是( )。

A兩個(gè)操作數(shù)符號(hào)相“與”

B兩個(gè)操作數(shù)符號(hào)相“或”

C兩個(gè)操作數(shù)中絕對(duì)值較大數(shù)的符號(hào)

D兩個(gè)操作數(shù)符號(hào)相“異或”

原碼的符號(hào)位為“1”表示負(fù)數(shù)，為“0”表示正數(shù)。原碼乘法時(shí)，符號(hào)位單獨(dú)處理，乘積的符號(hào)是兩個(gè)操作數(shù)符號(hào)相“異或”，同號(hào)為正，異號(hào)為負(fù)。[歸納總結(jié)] 凡是原碼運(yùn)算，不論加減乘除，符號(hào)位都單獨(dú)處理，其中乘除運(yùn)算的結(jié)果符號(hào)由參加運(yùn)算的兩個(gè)操作數(shù)符號(hào)“異或”得到。

28、補(bǔ)碼定點(diǎn)整數(shù)0101 0101算術(shù)左移兩位后的值為( ? )。

A0100 0111 B0101 0101 C0100 0110 D 0101 0100

29、設(shè)浮點(diǎn)數(shù)階的基數(shù)為8,尾數(shù)用模4補(bǔ)碼表示,下列浮點(diǎn)數(shù)中( )是規(guī)格化數(shù)。

A 00.000111 B 11.101010

C 11.111000 D 11.111101

兩位符號(hào)位(小數(shù)點(diǎn)前兩位11或00)，是變形補(bǔ)碼。
補(bǔ)碼的規(guī)格化表示是小數(shù)點(diǎn)后n位與符號(hào)位不同(n由基數(shù)決定，2的n次方為基數(shù))

基數(shù)為8。是2的3次方。每三位表示一個(gè)數(shù)，n等于3。故觀察尾數(shù)前三位(小數(shù)點(diǎn)后三位):
對(duì)基數(shù)為8該題解答技巧:
當(dāng)浮點(diǎn)數(shù)為正數(shù)時(shí)，數(shù)值位前三位不全為0時(shí)，是規(guī)格化數(shù)；
當(dāng)浮點(diǎn)數(shù)為負(fù)數(shù)時(shí)，數(shù)值位前三位不全為1時(shí)，是規(guī)格化數(shù)；

原碼表示的規(guī)格化小數(shù)是小數(shù)點(diǎn)后n位都不為0的小數(shù)，n由基數(shù)決定。

30、算數(shù)邏輯單元ALU的功能一般包括( )。

A加法運(yùn)算 B算數(shù)運(yùn)算 C算數(shù)運(yùn)算和邏輯運(yùn)算 D邏輯運(yùn)算

31、設(shè)機(jī)器數(shù)字長(zhǎng)8位,含1位符號(hào)位,若機(jī)器數(shù)BAH為補(bǔ)碼,算數(shù)左移1位和算數(shù)右移1位分別得( )。

A B5H , EDH

B F4H , DDH

C B4H , 6DH

D F4H , 9DH

BAH = 1011 1010

左移：1111 0100

右移：1101?1101

32、下列關(guān)于對(duì)階操作說(shuō)法正確的是( )。,

A在浮點(diǎn)加減運(yùn)算的對(duì)階操作中,若階碼減小,則尾數(shù)左移

B在浮點(diǎn)加減運(yùn)算的對(duì)階操作中,若階碼增大,則尾數(shù)右移

C以上都不對(duì)

D在浮點(diǎn)加減運(yùn)算的對(duì)階操作中,若階碼增大,則尾數(shù)右移,若階碼減小,則尾數(shù)左移

33、補(bǔ)碼定點(diǎn)整數(shù)1001 0101算術(shù)右移一位后的值為( ? )。

A 1000 1010 B 0100 1010 C 1100 1010 D 0100 1010 1

34、下列關(guān)于舍入的說(shuō)法,正確的是( )。 ①不僅僅只有浮點(diǎn)數(shù)需要舍入,定點(diǎn)數(shù)在運(yùn)算時(shí)也可能要舍入 ②在浮點(diǎn)數(shù)舍入中,只有左規(guī)格化時(shí)可能要舍入 ③在浮點(diǎn)數(shù)舍入中,只有右規(guī)格化時(shí)可能要舍入 ④在浮點(diǎn)數(shù)舍入中,左右規(guī)格化均可能要舍入 ⑤舍入不一定產(chǎn)生誤差

A①②⑤ B①③⑤ C①④ D⑤

舍入是浮點(diǎn)數(shù)的概念，定點(diǎn)數(shù)沒(méi)有舍入的概念 浮點(diǎn)數(shù)舍入的情況有兩種：對(duì)階右規(guī)格化舍入不一定產(chǎn)生誤差 如向下舍入1100 到110時(shí)是沒(méi)有誤差的

35.定點(diǎn)小數(shù)[反碼]反=x0.x1…xn表示的數(shù)值范圍是( ? ?)。

A ?1+2^?n ≤ x < 1?2^?n

B ?1+2^?n ＜ x ≤ 1?2^?n

C ?1+2^?n ＜ x ＜ 1?2^?n

D ?1+2^?n ≤ x ≤ 1?2^?n

36.長(zhǎng)度相同,但格式不同的兩種浮點(diǎn)數(shù),假設(shè)前者階碼長(zhǎng)、尾數(shù)短,后者階碼短、尾數(shù)長(zhǎng),其他規(guī)定均相同,則它們表示的數(shù)的范圍和精度為( )。

A兩者可表示的數(shù)的范圍和精度相同

B前者可表示的樹(shù)的范圍大且精度高

C前者可表示數(shù)的范圍大,但精度低

D前后者可表示數(shù)的范圍大且精度高

37.原碼乘法是( )。

A乘數(shù)用原碼表示,被乘數(shù)取絕對(duì)值,然后相乘

B被乘數(shù)用原碼表示,乘數(shù)取絕對(duì)值,然后相乘

C先取操作數(shù)絕對(duì)值相乘,符號(hào)為單獨(dú)處理

D用原碼表示操作數(shù),然后直接相乘

38.對(duì)真值0表示形式唯一的機(jī)器數(shù)是( )。

A以上都不對(duì) B補(bǔ)碼和移碼 C原碼 D反碼

第七章

1、下列描述中不符合RISC的指令系統(tǒng)特點(diǎn)的是( ?)。

A、選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。

B、指令長(zhǎng)度固定，指令種類少

C、增加寄存器的數(shù)目，以盡量減少訪存次數(shù)

D、尋址方式種類盡量減少，指令功能盡可能強(qiáng)

?RISC即精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，選項(xiàng)B顯然不符合RISC的特點(diǎn)。[歸納總結(jié)] RISC的中心思想是要求指令系統(tǒng)簡(jiǎn)化，盡量使用寄存器一寄存器操作指令，指令格式力求一致，大部分RISC具有下列特點(diǎn)：?(1)指令總數(shù)較少(一般不超過(guò)100條)；?(2)基本尋址方式種類少(一般限制在2～3種)；?(3)指令格式少(一般限制在2～3種)，而且長(zhǎng)度一致；?(4)除取數(shù)和存數(shù)指令(Load/Store)外，大部分指令在單周期內(nèi)完成；?(5)只有取數(shù)和存數(shù)指令能夠訪問(wèn)存儲(chǔ)器，其余指令的操作只限于在寄存器之間進(jìn)行；?(6)CPU中通用寄存器的數(shù)目應(yīng)相當(dāng)多(32個(gè)以上，有的可達(dá)上千個(gè))；?(7)為提高指令執(zhí)行速度，絕大多數(shù)采用硬連線控制實(shí)現(xiàn)，不用或少用微程序控制實(shí)現(xiàn)；?(8)采用優(yōu)化的編譯技術(shù)，力求以簡(jiǎn)單的方式支持高級(jí)語(yǔ)言。

2、對(duì)按字尋址的機(jī)器，程序計(jì)數(shù)器和指令寄存器的位數(shù)個(gè)取決于( ?)。

A、指令字長(zhǎng),機(jī)器字長(zhǎng)

B、機(jī)器字長(zhǎng),存儲(chǔ)器的字?jǐn)?shù)

C、地址總線寬度,存儲(chǔ)器的字?jǐn)?shù)

D、存儲(chǔ)器的字?jǐn)?shù),指令字長(zhǎng)

答案：D

3、為了縮短指令中某個(gè)地址段的位數(shù),有效的方法是采取( ?)。

A、寄存器尋址 ??因?yàn)榧拇嫫鲾?shù)量少，對(duì)應(yīng)的地址碼長(zhǎng)度短。使得指令字段

B、基址尋址

C、立即尋址

D、變址尋址

答案：A

4、以下有關(guān)指令系統(tǒng)的說(shuō)法中,錯(cuò)誤的是( )。

A、任何程序運(yùn)行前都要先轉(zhuǎn)換為機(jī)器語(yǔ)言程序

B、指令系統(tǒng)和機(jī)器語(yǔ)言是無(wú)關(guān)的

C、指令系統(tǒng)是計(jì)算機(jī)軟硬件的界面

D、指令系統(tǒng)是一臺(tái)機(jī)器硬件能執(zhí)行的指令全體

答案：B

5、在指令格式中,采用擴(kuò)展操作碼設(shè)計(jì)方案的目的是( )。

A、減少指令字長(zhǎng)度

B、保持指令字長(zhǎng)度不變而增加尋址空間

C、保持指令字長(zhǎng)度不變而增加指令的數(shù)量

D、增加指令字長(zhǎng)度

答案：C

6、指令系統(tǒng)中采用不同尋址方式的目的是( )。

A、實(shí)現(xiàn)程序控制

B、三者都正確

C、提供擴(kuò)展操作碼的可能并降低指令譯碼難度

D、可縮短指令字長(zhǎng),擴(kuò)大尋址空間,提高編程的靈活性

答案：D

7、某機(jī)器指令字長(zhǎng)為16位,主存按字節(jié)編址,取指令時(shí),每取一個(gè)字節(jié),PC自動(dòng)加1,當(dāng)前指令地址為2000H,指令內(nèi)容位相對(duì)尋址的無(wú)條件轉(zhuǎn)移指令,指令中的形式地址為40H,則取指令后及指令執(zhí)行后PC的內(nèi)容為( )。

A、2002H,2042H

B、2000H,2042H

C、2002H,2040H

D、2000H,2040H

答案：A

8、假定指令中地址碼所給出的是操作數(shù)的有效地址,則該指令采用( )。

A、寄存器尋址

B、立即尋址

C、直接尋址

D、間接尋址

答案：C

9、在CPU執(zhí)行指令的過(guò)程中,指令的地址由( ?)給出。

A、操作系統(tǒng)

B、指令的地址碼字段

C、程序計(jì)數(shù)器PC

D、程序員

答案：C

10、指令尋址方式有順序和跳躍兩種,采用跳躍尋址方式可以實(shí)現(xiàn)( )。

A、程序浮動(dòng)

B、程序的調(diào)用

C、程序的無(wú)條件轉(zhuǎn)移和條件轉(zhuǎn)移

D、程序的無(wú)條件浮動(dòng)和條件浮動(dòng)

答案：C

11、某指令系統(tǒng)有200條指令,對(duì)操作碼采用固定長(zhǎng)度二進(jìn)制編碼,最少需要用( )位。

A、4??????????????????????????????B、8????????????????C、16????????????????D、32

答案：B 因128=2^7＜200＜2^8=256，故采用定長(zhǎng)操作碼時(shí)，至少需8位。

為了縮短指令中某個(gè)地址段的位數(shù),有效的方法是采取( ?)。

A、寄存器尋址 ??因?yàn)榧拇嫫鲾?shù)量少，對(duì)應(yīng)的地址碼長(zhǎng)度短。使得指令字段

B、基址尋址

C、立即尋址

D、變址尋址

答案：A

假定指令中地址碼所給出的是操作數(shù)的有效地址,則該指令采用( )。

A、寄存器尋址

B、立即尋址

C、直接尋址

D、間接尋址

答案：C

偏移尋址通過(guò)將某個(gè)寄存器的內(nèi)容與一個(gè)形式地址相加來(lái)生成有效地址。下列尋址方式中不屬于偏移尋址方式的是( )。

A、相對(duì)尋址

B、變址尋址

C、基址尋址

D、間接尋址

12、能夠完成兩個(gè)數(shù)的算術(shù)運(yùn)算的單地址指令,地址碼指明一個(gè)操作數(shù),另一個(gè)操作數(shù)來(lái)自于( )方式。

A、立即尋址

B、直接尋址

C、隱含尋址

D、基址尋址

答案：C

26、相對(duì)尋址方式中,指令所提供的相對(duì)地址實(shí)質(zhì)上是一種( )。

A、內(nèi)存地址

B、以一下條指令在內(nèi)存中首地址為基準(zhǔn)位置的偏移量

C、立即數(shù)

D、以本條指令在內(nèi)存中首地址為基準(zhǔn)位置的偏移量

答案：B

27、( )便于處理數(shù)組問(wèn)題。

A、間接尋址 B、相對(duì)尋址

C、基址尋址 D、變址尋址

答案：D

30、在多道程序設(shè)計(jì)中,最重要的尋址方式是( )。

A、按內(nèi)容尋址

B、相對(duì)尋址

C、間接尋址

D、立即尋址

答案：B

13、假設(shè)寄存器R中的數(shù)值為200,主存地址為200和300的地址單元中存放的內(nèi)容分別為300和400,則( )方式下,訪問(wèn)到的操作數(shù)為200。

A、存儲(chǔ)器間接尋址(200)

B、寄存器間接尋址(R)

C、寄存器尋址?R

D、直接尋址?200

本題考查各種數(shù)據(jù)尋址方式的原理。直接尋址200中,200就是有效地址,所訪問(wèn)的主存地址200對(duì)應(yīng)的內(nèi)容是300,Ⅰ錯(cuò)誤。

寄存器間接尋址(R)的訪問(wèn)結(jié)果與Ⅰ一樣,Ⅱ錯(cuò)誤。

存儲(chǔ)器間接尋址(200)表示主存地址200中的內(nèi)容為有效地址,所以有效地址為300,訪問(wèn)的操作數(shù)是400,Ⅲ錯(cuò)誤。

寄存器尋址R表示寄存器R的內(nèi)容即為操作數(shù),所以只有Ⅳ正確。此類題建議畫(huà)出草圖。

答案：C

14、在指令尋址的各種方式中,獲取操作數(shù)最快的方式是( )。

A、寄存器尋址

B、立即尋址

C、間接尋址

D、直接尋址

直接尋址方式下,操作數(shù)在內(nèi)存中,指令中給出操作數(shù)的地址,需要再訪問(wèn)一次內(nèi)存來(lái)得到操作數(shù)。

立即尋址方式下,操作數(shù)在指令中,所以在取得指令時(shí)就得到操作數(shù),是速度最快的。

寄存器尋址方式下,操作數(shù)在CPU的寄存器中,與在內(nèi)存中取得操作數(shù)相比,該方式下獲取操作數(shù)的速度是很快的。

寄存器間接尋址方式下,操作數(shù)的地址在CPU的寄存器中,還需要訪問(wèn)一次內(nèi)存來(lái)得到操作數(shù)。

間接尋址:間接尋址意味著指令中給出的地址A不是操作數(shù)的地址,而是存放操作數(shù)地址的主存單元的地址,簡(jiǎn)稱操作數(shù)地址的地址。

答案：B

15、某計(jì)算機(jī)有16個(gè)通用寄存器,采用32位定長(zhǎng)指令字,操作碼字段,含尋址方式位,為8位,Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式,若基址寄存器可使用任一通用寄存器,且偏移量用補(bǔ)碼表示,則Store指令中偏移量的取

值范圍是( )。

A、-32768~+32767

B、-65536~+65535

C、-65535~+65536

D、-32767~+32768

答案：A

解析：采用32位定長(zhǎng)指令字，其中操作碼為8位，兩個(gè)地址碼共占32-8=24位

源操作數(shù)中的寄存器直接尋址用掉4位

目的操作數(shù)采用基址尋址也要指定個(gè)寄存器，同樣用掉4位

則留給偏移地址的位數(shù)位24-4-4=16位，所以為32768-32767

16、某機(jī)器字長(zhǎng)為16位,主存按字節(jié)編址,轉(zhuǎn)移指令采用相對(duì)尋址,由兩個(gè)字節(jié)組成,第一字節(jié)為操作碼字段,第二字節(jié)為相對(duì)位移量字段,假定取指令時(shí),每取一個(gè)字節(jié)PC自動(dòng)加1,若某轉(zhuǎn)移指令所在的主存地址,2000H,相對(duì)位移量字段的內(nèi)容為06H,則該轉(zhuǎn)移

指令成功轉(zhuǎn)移后的目標(biāo)地址是( )。

A、2009H

B、2006H

C、2007H

D、2008H

答案：D

17、下列指令中不屬于程序控制指令的是( )。

A、條件轉(zhuǎn)移指令

B、中斷隱指令（是由硬件實(shí)現(xiàn)的）

C、無(wú)條件轉(zhuǎn)移指令

D、循環(huán)指令

程序控制類指令主要包括無(wú)條件轉(zhuǎn)移，有條件轉(zhuǎn)移，子程序調(diào)用和返回指令、循環(huán)指令等。中斷隱指令是由硬件實(shí)現(xiàn)的，并不是指令系統(tǒng)中存在的指令，更不是程序控制類指令。

相對(duì)尋址方式中,指令所提供的相對(duì)地址實(shí)質(zhì)上是一種( )。

A、內(nèi)存地址

B、以一下條指令在內(nèi)存中首地址為基準(zhǔn)位置的偏移量

C、立即數(shù)

D、以本條指令在內(nèi)存中首地址為基準(zhǔn)位置的偏移量

18、偏移尋址通過(guò)將某個(gè)寄存器的內(nèi)容與一個(gè)形式地址相加來(lái)生成有效地址。下列尋址方式中不屬于偏移尋址方式的是( )。

A、相對(duì)尋址

B、變址尋址

C、基址尋址

D、間接尋址

答案：D

19、下列關(guān)于RISC的說(shuō)法中,錯(cuò)誤的是( )。

A、RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多

B、RISC的指令數(shù)、尋址方式和指令和種類相對(duì)CISC少

C、RISC大多數(shù)場(chǎng)指令在一個(gè)機(jī)器周期內(nèi)完成

D、RISC普遍采用微程序控制器

答案：D

B項(xiàng)、C項(xiàng)、A項(xiàng)都是RISC的特點(diǎn)之一,所以它們都是正確的,只有A項(xiàng)是CISC的特點(diǎn),因?yàn)镽ISC的速度快,所以普遍采用硬布線控制器,而非微程序控制器。故選D

20、以下敘述錯(cuò)誤的是( )。

A、為了便于取指,指令的長(zhǎng)度通常為存儲(chǔ)字長(zhǎng)的整數(shù)倍

B、單地址指令可能有一個(gè)操作數(shù),也可能有兩個(gè)操作數(shù)

C、單字長(zhǎng)指令可加快取指令的速度

D、單地址指令是固定長(zhǎng)度的指令

指令的地址個(gè)數(shù)與指令的長(zhǎng)度是否固定沒(méi)有必然聯(lián)系，即使是單地址指令也可能由于單地址的尋址方式不同而導(dǎo)致指令長(zhǎng)度不同。

答案：D

21、以下有關(guān)RISC的描述中,正確的是( )。

A、RISC的主要目的是減少指令數(shù),因此允許以增加每條指令的功能的方法來(lái)減少指令系統(tǒng)所包含的指令數(shù)

B、以上說(shuō)法都不對(duì)

C、為了實(shí)現(xiàn)兼容,各公司新設(shè)計(jì)的RISC/是從原來(lái)CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的

D、早期的計(jì)算機(jī)比較簡(jiǎn)單,采用RISC技術(shù)后,計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到了早期的情況

答案：B

22、直接尋址的無(wú)條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入( )。

A、累加器ACC

B、地址寄存器MAR

C、程序計(jì)數(shù)器PC

D、指令寄存器IR

答案：C

23、某計(jì)算機(jī)按字節(jié)編址,指令字長(zhǎng)固定且只有兩種指令格式,其中三地址指令29條,二地址指令107條,每個(gè)地址字段為6位,則指令字長(zhǎng)至少應(yīng)該是( )。

A、28位

B、32位

C、24位

D、26位

地址指令有29條，所以操作碼至少為5位，所以剩余32－29=3種操作碼給二地址指令。又二地址指令是比三地址指令少6位地址碼，但是操作碼比三地址指令多6位。所以二地址指令操作碼一共3種×2^6種=192>107，所以二地址指令夠了，指令字長(zhǎng)最少為23位，為8的倍數(shù)就是24。(注意操作碼位數(shù)轉(zhuǎn)換為變成2的多少次方就是操作碼的種數(shù)了，注意轉(zhuǎn)換)

答案：C

【解】由題目可得：指令字長(zhǎng)固定且只有兩種指令格式，分別為三地址指令和二地址指令。

三地址指令?29 條，2^4 < 29 < 2^5，因此三地址指令的操作碼至少有 5 位?，F(xiàn)假設(shè)三地址指令只有 5 位操作碼，那么三地址指令最多可以有2^5=32 條指令，現(xiàn)只有 29 條，說(shuō)明剩余 3 位分配給了一地址指令。至此，三地址指令已占用 5+3*6=23 位。

二地址能實(shí)現(xiàn)的指令數(shù)為：3*2^6=192 > 107，顯然是夠用的，所以操作碼 5 位完全夠用。因此指令字長(zhǎng)至少為 23 位，又因?yàn)榘醋止?jié)編址，所以指令字長(zhǎng)至少為 24 位。

24、設(shè)指令中的地址碼為A,變址寄存器為X,程序計(jì)數(shù)器為PC,則變址間址尋址方式的操作數(shù)的有效地址EA是( )。

A、(X)+A

B、((X)+A)

C、((PC)+A)

D、(X)+(A)

答案：B

25、按字節(jié)編址的計(jì)算機(jī)中,某double 型數(shù)組A的首地址為2000H,使用變址尋址和循環(huán)結(jié)構(gòu)訪問(wèn)數(shù)組A,保存數(shù)組下標(biāo)的變址寄存器的初值為0,每次循環(huán)取一個(gè)數(shù)組元素,其偏移地址為變址值乘以sizeof() ,取完后變址寄存器的內(nèi)容自動(dòng)加1,若某次循環(huán)索取元素的地址為2100H,則進(jìn)入該次循環(huán)時(shí),變址寄存器的內(nèi)容是( )。

A、32

B、100

C、25

D、64

答案：A

解析：EA=(IX)+A 可知IX=2100H-2000H=100H=16^2=256 sizeof(double)=8 256/8=32

地址2100H，H代表地址是十六進(jìn)制數(shù)地址，所以2100H-2000H=16^2=256B，每個(gè)double是8個(gè)字節(jié)，所以256/8=32。

26、相對(duì)尋址方式中,指令所提供的相對(duì)地址實(shí)質(zhì)上是一種( )。

A、內(nèi)存地址

B、以一下條指令在內(nèi)存中首地址為基準(zhǔn)位置的偏移量

C、立即數(shù)

D、以本條指令在內(nèi)存中首地址為基準(zhǔn)位置的偏移量

答案：B

27、( )便于處理數(shù)組問(wèn)題。

A、間接尋址

B、相對(duì)尋址

C、基址尋址

D、變址尋址

答案：D

28、以下敘述中( )是正確的。

A、RISC機(jī)一定采用流水技術(shù)

B、CPU配備很少的通用寄存器

C、次啊用流水技術(shù)的機(jī)器一定是RISC機(jī)

D、RISC機(jī)的兼容性優(yōu)于CISC機(jī)

答案：A

29、一個(gè)計(jì)算機(jī)系統(tǒng)采用32位單字長(zhǎng)指令,地址碼為12位,若定義了250條二地址指令,則還可以有( )條單地址指令。

A、8K

B、24K

C、4K

D、16K

答案：B

解析：250條二地址指令，即2的8次方，256，還有6個(gè)用于擴(kuò)展一地址指令

6*2^12=24K

30、在多道程序設(shè)計(jì)中,最重要的尋址方式是( )。

A、按內(nèi)容尋址

B、相對(duì)尋址

C、間接尋址

D、立即尋址

答案：B

31、程序控制類指令的功能是()。

A、進(jìn)行主存和CPU之間的數(shù)據(jù)傳送

B、進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

C、進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D、改變程序執(zhí)行的順序

答案：D

PPT中題目：

●例7.1 假設(shè)指令字長(zhǎng)為16位，操作數(shù)的地址碼為6位，指令有零地址、一地址、二地址三種格式。

(1)設(shè)操作碼固定，若零地址指令有?P種，一地址指令有Q種，則二地址指令最多有幾種?

(2)采用擴(kuò)展操作碼技術(shù)，若二地址指令有X種，零地址指令有Y種，則一地址指令最多有多少種?

答:(1)操作碼=16-6*2=4位

指令總數(shù)=2^4=16

二地址指令最多: 16-P-Q

(2)設(shè)一地址指令最多M種?

Y=((2^4-X)* 2^6-M) *2^6

M= (2^4-X)* 2^6-Y* 2^-6

●例7.2 設(shè)相對(duì)尋址的轉(zhuǎn)移指令占3個(gè)字節(jié)，第一個(gè)字節(jié)為操作碼，第二、三字節(jié)為相對(duì)位移量(補(bǔ)碼表示)，并且數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)地址為字地址的存放方式。每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成(PC)+1->PC

(1)若PC當(dāng)前值為240，要求轉(zhuǎn)移到290，則轉(zhuǎn)移指令的二三字節(jié)??

的機(jī)器代碼是什么?

(2)若PC當(dāng)前值為240，要求轉(zhuǎn)移到200，則轉(zhuǎn)移指令的二三字節(jié)的機(jī)器代碼是什么?

答:(1)執(zhí)行轉(zhuǎn)移指令時(shí)PC=240+3=243

相對(duì)位移量=290-243=47D=2FH二字節(jié):2FH 三字節(jié):00H

(2)執(zhí)行轉(zhuǎn)移指令時(shí)PC=240+3=243

相對(duì)位移量=200-243=-43D=D5H

二字節(jié):D5H 三字節(jié):FFH

---

第八章

1、在取址操作后,程序計(jì)數(shù)器中存放的是( )。

A程序中指令的數(shù)量

B當(dāng)前指令的地址

C下一條指令的地址

D已執(zhí)行的指令數(shù)量

2.指令譯碼是指對(duì)( )進(jìn)行譯碼。

A指令的操作碼字段

B整條指令

C指令的地址

D指令的地址碼字段

3.下列關(guān)于外部I/O中斷的敘述中,正確的是( )。

A中斷控制器按所接收中斷請(qǐng)求的先后次序進(jìn)行中斷優(yōu)先級(jí)排隊(duì)

B中斷請(qǐng)求時(shí),CPU立即暫停當(dāng)前指令執(zhí)行,轉(zhuǎn)去執(zhí)行中斷服務(wù)程序

C CPU只有處于中斷允許狀態(tài)時(shí),才能響應(yīng)外部設(shè)備的中斷請(qǐng)求

D CPU響應(yīng)中斷時(shí),通過(guò)執(zhí)行中斷隱指令完成通用寄存器的保護(hù)

D中終端隱指令能做的關(guān)中斷、保存斷點(diǎn)和中斷服務(wù)程序?qū)ぶ?#xff0c;后面的保存現(xiàn)場(chǎng)和屏蔽字、開(kāi)中斷、執(zhí)行中斷服務(wù)程序、關(guān)中斷、恢復(fù)現(xiàn)場(chǎng)和屏蔽字、開(kāi)中斷、中斷返回應(yīng)該是由中斷服務(wù)程序執(zhí)行的。

B中再中斷也得把當(dāng)前指令執(zhí)行結(jié)束才行。

4狀態(tài)寄存器用來(lái)存放( )。

A運(yùn)算類型

B算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)

C邏輯運(yùn)算結(jié)果

D算術(shù)運(yùn)算結(jié)果

5取指令操作( )。 ,

A受到下一條指令的操作碼控制

B是控制器固有的功能,不需要在操作碼控制下進(jìn)行

C受到上一條指令的操作碼控制

D受到當(dāng)前指令的操作碼控制

6.單選題?(3分)

某計(jì)算機(jī)有4級(jí)中斷,優(yōu)先級(jí),從高到低1->2->3->4,若將優(yōu)先級(jí)順序修改,改后1級(jí)中斷的屏蔽字為1101,2級(jí)中斷的屏蔽字為0100,3級(jí)中斷的屏蔽字為1111,4級(jí)中斷的屏蔽字為0101,則修改后的優(yōu)先處理順序從高到低為( )。

A 1->3->4->2 B 3->1->4->2 C 1->2->3->4 D 2->1->3->4

7.單選題?(3分)

在中斷周期中,由( )將允許中斷觸發(fā)器置0。

A關(guān)中斷指令

B中斷服務(wù)程序

C開(kāi)中斷指令

D中斷隱指令

8.由于CPU內(nèi)部操作的速度較快,而CPU訪問(wèn)一次存儲(chǔ)器的時(shí)間較長(zhǎng),因此,機(jī)器周期通常由( )來(lái)確定。

A中斷周期 B存取周期

C間址周期 D指令周期

9.在組合邏輯控制器中,微操作控制信號(hào)的形成,主要與( )信號(hào)有關(guān)。

A 指令譯碼信號(hào)和時(shí)鐘

B 狀態(tài)信息和條件

C 操作碼和條件嗎

D 指令操作碼和地址碼

10.單選題?(3分)

CPU響應(yīng)中斷時(shí),最先完成的步驟是( )。

A轉(zhuǎn)入中斷服務(wù)程序f在CPU的寄存器中

B開(kāi)中斷

C 關(guān)中斷

D保存斷點(diǎn)?

11.在CPU中,跟蹤后繼指令地址的寄存器是( )。

A指令寄存器 B 程序計(jì)數(shù)器

C地址寄存器 D狀態(tài)寄存器

12.單選題?(3分)

在中斷響應(yīng)周期中,CPU主要完成的工作是( )。

A開(kāi)中斷,保護(hù)斷點(diǎn),發(fā)中斷響應(yīng)信號(hào)并形成向量地址

B開(kāi)中斷,執(zhí)行中斷服務(wù)程序

C關(guān)中斷,保護(hù)斷點(diǎn),發(fā)中斷響應(yīng)信號(hào)并形成向量地址

D關(guān)中斷,執(zhí)行中斷服務(wù)程序

正確答案：?C

13.微指令格式分為水平型和垂直型,水平型微指令的位數(shù)的多少及用它編寫的微程序的長(zhǎng)短( )。

A 較多,較短

B較少, 較長(zhǎng)

C較多,較長(zhǎng)

D較少,較短?

14.在CPU的寄存器中,( )對(duì)用戶是透明的。

A 指令寄存器 B狀態(tài)寄存器

C通用寄存器 D程序計(jì)數(shù)器

15關(guān)于流水線技術(shù)的說(shuō)法中,錯(cuò)誤的是( )。

A與超標(biāo)量技術(shù)和超流水線技術(shù)相比,超長(zhǎng)指令字技術(shù)對(duì)優(yōu)化編譯器要求更高而無(wú)其他硬件要求

B超標(biāo)量技術(shù)需要配置多個(gè)功能部件和指令譯碼電路等

C流水線按序流動(dòng)時(shí),RAW、WAR和WAW中,只可能出現(xiàn)RAW相關(guān)

D超流水線技術(shù),相當(dāng)于將流水線分段,從而提高每個(gè)周期內(nèi)功能部件的使用次數(shù)

16.填空題?(5分)

某計(jì)算機(jī)有五級(jí)中斷L4~L0,中斷屏蔽字為M4M3M2M1M0 ,Mi=1表示對(duì)Li級(jí)中斷進(jìn)行屏蔽,若中斷響應(yīng)優(yōu)先級(jí)從高到低順序是L4L0L2L1L3,則L1的中斷處理程序中設(shè)置的中斷屏蔽字用二進(jìn)制編碼表示為?01010?.

• 填空1?:?01010

17.單選題?(3分)

馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中,CPU區(qū)分它們的依據(jù)是( )。

A指令和數(shù)據(jù)所在的存儲(chǔ)單元

B指令和數(shù)據(jù)的尋址方式

C指令操作碼的譯碼結(jié)果

D 指令周期的不同階段

18.某計(jì)算機(jī)采用微程序控制器,共有32條指令,公共的取指令微程序包含2條微指令,各指令對(duì)應(yīng)的微程序平均由4條微指令組成,采用斷定法,即下地址字段法,確定下條微指令地址,則微指令中下地址字段的位數(shù)至少是( )。

A.8 ????????B.6 ????????C.5 ????????D.9

?（32*4）+2＝130 2∧7＝128,2∧8＝256 ?128＜130＜256

19.單選題?(3分)

控制器的全部功能是( )。

A從主存中取出指令并完成指令操作碼譯碼

B產(chǎn)生時(shí)序信號(hào)

C都不對(duì)

D從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號(hào)

20.微程序控制器的速度比硬布線控制器慢,主要是因?yàn)? )。

A增加了從磁盤存儲(chǔ)器讀取微程序的時(shí)間

B增加了從主存讀取微指令的時(shí)間

C增加了從指令寄存器讀取指令的時(shí)間

D 增加了從控制寄存系讀取指令的時(shí)間

21.下列關(guān)于超標(biāo)量流水線的描述中,不正確的是( )。

A 超標(biāo)量流水線是指運(yùn)算操作并行

B一條指令分為多段,由不同電路單元完成

C在一個(gè)時(shí)鐘周期內(nèi),一條流水線可執(zhí)行一條以上的指令

D超標(biāo)量通過(guò)內(nèi)置多條流水線同時(shí)執(zhí)行多個(gè)處理器,其實(shí)質(zhì)是以空間換取時(shí)間

22.微程序控制存儲(chǔ)器屬于( )的一部分。

A主存 B CPU

C外存 D緩存

23.間址周期結(jié)束時(shí), CPU內(nèi)寄存器MDR中的內(nèi)容為( )。

A 操作數(shù)地址 B無(wú)法法確定

C指令 D操作數(shù)

24.某計(jì)算機(jī)的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接編碼法,共有33個(gè)微命令,構(gòu)成5個(gè)互斥類,分別包含7、3、12、5和6個(gè)微命令,則操作控制字段至少有?15?位。

7個(gè)互斥的微命令采用直接編碼法至少需要log27+1位，即3位。?

? ? ? ?3個(gè)互斥的微命令采用直接編碼法至少需要log23+1位，即2位。?

? ? ?12個(gè)互斥的微命令采用直接編碼法至少需要log212+1位，即4位。?

? ? ? ?5個(gè)互斥的微命令采用直接編碼法至少需要log25+1位，即3位。?

? ? ? ?6個(gè)互斥的微命令采用直接編碼法至少需要log26+1位，即3位。?

? 至少需要3+2+4+3+3=15位。答案為C

25.CPU中通用寄存器的位數(shù)取決于( )。

A指令的長(zhǎng)度 ????????B ?機(jī)器字長(zhǎng)????????C都不對(duì) ????????D存儲(chǔ)器的容量

26.CPU響應(yīng)中斷的時(shí)間是( )。

A指令周期結(jié)束????????BIO設(shè)備提出中斷

C取指周期結(jié)束????????D 一條指令執(zhí)行結(jié)束

27.指令( )從主存中讀出。

A根據(jù)地址寄存器

B有時(shí)根據(jù)程序計(jì)數(shù)器,有時(shí)根據(jù)轉(zhuǎn)移指令

C有時(shí)根據(jù)程序計(jì)數(shù)器,有時(shí)根據(jù)地址寄存器

D?總是根據(jù)程序計(jì)數(shù)器?

28.指令周期是指( )。

A CPU從主存取出一條指令,加上執(zhí)行這條指令的時(shí)間

B CPU執(zhí)行一條指令的時(shí)間

C時(shí)鐘周期時(shí)間

D CPU從主存取出一條指令的時(shí)間

29.單選題?

下列說(shuō)法中,合理的是( )。

A執(zhí)行各條指令的機(jī)器周期數(shù)相同,各機(jī)器周期的長(zhǎng)度可變

B執(zhí)行各條指令的機(jī)器周期數(shù)相同,各機(jī)器周期的長(zhǎng)度均勻

C執(zhí)行各條指令的機(jī)器周期數(shù)可變,各機(jī)器周期的長(zhǎng)度均勻

D 執(zhí)行各條指令的機(jī)器周期數(shù)可變,各機(jī)器周期的長(zhǎng)度可變

30指令周期由一個(gè)到幾個(gè)機(jī)器周期組成,第一個(gè)機(jī)器周期是( )。

A從主存中取出指令操作碼

B 從主存中取出指令字

C從主存中取出指令地址碼

D從主存取出指令的地址

正確答案：?B

31.以下敘述中錯(cuò)誤的是( )。

A取指操作是控制器固有的功能不需要在操作碼控制下完成

B在指令長(zhǎng)度相同的情況下,所有指令的取指操作是相同的

C 所有指令的取指操作是相同的

D中斷周期是在指令執(zhí)行完成后出現(xiàn)的

正確答案：?C

32.某計(jì)算機(jī)的主存空間為4 GB,字長(zhǎng)為32位,按字節(jié)編址,采用32位字長(zhǎng)指令字格式,若指令按字邊界對(duì)齊存放,則程序計(jì)數(shù)器PC和指令寄存器IR的位數(shù)至少分別是( )。

A 32、32 B ?30、32

C 30、30 ?? D32、30

分析：指令字長(zhǎng)32位，毫無(wú)疑問(wèn)，直接推導(dǎo)IR是32位。而4GB=232B 主存空間，按B編址，則需要32位地址線。也即MAR需要32位。但是PC就不是！因?yàn)檫@里有一個(gè)條件，指令按照字邊界對(duì)齊！ ?也即是說(shuō)PC只用能夠標(biāo)識(shí)出不同的指令即可。于是計(jì)算指令有多少條：4GB/32bit=230 條。 所以，PC只需要有30位即可。

33.在微程序控制器中,控制部件向執(zhí)行部件發(fā)出的某個(gè)控制信號(hào)稱為?微命令?。

正確答案：填空1?:?微命令

34.單選題?(3分)

CPU中保存當(dāng)前正在執(zhí)行指令的寄存器是( )。

A地址寄存器

B數(shù)據(jù)寄存器

C指令寄存器

D指令譯碼器

35.在微程序控制器中,機(jī)器指令與微指令的關(guān)系是( )。

A若干機(jī)器指令組成的程序,可由一個(gè)微程序來(lái)執(zhí)行

B 每條機(jī)器指令由若干微指令組成的微程序來(lái)解釋執(zhí)行

C每條機(jī)器指令由一條微指令來(lái)執(zhí)行

D每條機(jī)器指令由若干微程序執(zhí)行

36.設(shè)置中斷屏蔽標(biāo)志可以改變( )。

A CPU對(duì)多個(gè)中斷請(qǐng)求響應(yīng)的優(yōu)先次序

B多個(gè)中斷源的中斷請(qǐng)求優(yōu)先級(jí)

C多個(gè)中斷服務(wù)程序開(kāi)始執(zhí)行的順序

D多個(gè)中斷服務(wù)程序執(zhí)行完的次序

37.下列關(guān)于流水CPU基本概念的描述中,正確的是( )。

A流水CPU是以空間并行性為原理構(gòu)造的處理器

B流水CPU 一定是RISC機(jī)器

C 流水CPU是一種非常經(jīng)濟(jì)實(shí)用的時(shí)間并行技術(shù)

D流水CPU 一定是多媒體CPU

38、以下敘述中,錯(cuò)誤的是( )。

A指令周期的第一個(gè)操作是取指令

B 為了進(jìn)行取指操作,控制器需要得到相應(yīng)的指令

C取指操作是控制器自動(dòng)進(jìn)行的

D指令執(zhí)行時(shí)有些操作是相同或相似的

39.以下關(guān)于間址周期的描述中,正確的是( )

A凡是存儲(chǔ)器間接尋址的指令,他們的操作都是相同的

B都不對(duì)

C 對(duì)于存儲(chǔ)器間接尋址和寄存器間接尋址,他們的操作是不同的

D所有指令的間址操作都是相同的

40.下列關(guān)于多重中斷系統(tǒng)的敘述中,錯(cuò)誤的是( )。

A 中斷處理期間CPU處于關(guān)中斷狀態(tài)

B中斷請(qǐng)求的產(chǎn)生與當(dāng)前指令的執(zhí)行無(wú)關(guān)

C CPU通過(guò)采樣中斷請(qǐng)求信號(hào)檢測(cè)中斷請(qǐng)求

D在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)中斷

41.程序計(jì)數(shù)器PC屬于( )。

A 控制器

B存儲(chǔ)器

CALU

D運(yùn)算器

42、水平型微指令與垂直型微指令相比,( )。

A前者一次只能只完成一個(gè)基本操作

B兩者都能一次完成多個(gè)基本操作

C兩兩者都是一次只能完成一個(gè)基本操作

D后者一次只能完成一個(gè)基本操作

水平型微指令一次能定義并執(zhí)行多個(gè)微操作，而垂直型微指令一次只能完成一個(gè)微操作。