3.電氣規(guī)范
3.1 Connectivity Socket 1 系統(tǒng)接口信號
表15適用于Socket 1-SD和Socket 1-DP輸出版本。



3.1.1.補充NFC信號
當一個SIM設備被用作安全元素時，NFC解決方案可以與表16中列出的附加信號相結合。

3.1.2.電源和地
PCI Express M.2 Socket 1使用一個3.3 V電源。電壓源，+3.3 V，預計在系統(tǒng)的備用/暫停狀態(tài)期間可用，以支持通信卡上的喚醒事件處理。
一些較高頻率的信號需要與周圍的信號進行額外的隔離，使用交錯接地（GND）引腳的概念，分離連接器內的信號。這些引腳應視為普通地腳，在卡設計中立即連接到地平面。

3.1.3.PCIE接口
PCI Express接口支持x1 PCI Express接口（一車道）。一個車道由一個輸入和一個輸出的高速差分對組成。還支持一個PCI快速參考時鐘。有關PCI Express接口信號的功能要求的更多細節(jié)，請參閱PCI Express基礎規(guī)范。

注：車道極性：

• 默認情況下，PETp0和PETn0引腳（連接器的發(fā)射器差分對）應連接到系統(tǒng)板上的PCI Express發(fā)射器差分對和PCI Express M.2插卡附加卡上的PCI Express接收器差分對。同樣，默認情況下，PERp0和PERn0引腳（連接器的接收器差分對）應連接到系統(tǒng)板上的PCI Express接收器差分對以及PCI Express M.2插卡附加卡上的PCI Express發(fā)射器差分對。
  然而，p和n連接可以反向連接，以簡化PCB跟蹤路由，并在需要時最小化通孔。所有PCI Express接收器都將自動車道極性倒置作為鏈路初始化和訓練的藝術，并將獨立地糾正每個車道上的極性。有關鏈路初始化和培訓的更多信息，請參考PCI快速基礎規(guī)范的第4.2.4節(jié)。

請求說明：鏈接電源管理

• PCI Express基礎規(guī)范要求使用實現(xiàn)基于PCI Express的應用程序的PCI Express M.2插件卡來實現(xiàn)鏈路電源管理狀態(tài)，包括支持L0和L1（除了主L0和L3狀態(tài)）。對于PCI Express M.2卡的實現(xiàn)，L0s和L1狀態(tài)的活動狀態(tài)PM也應默認啟用。有關活動狀態(tài)PM的更多信息，請參閱PCI快速基礎規(guī)范的第5.4節(jié)。

Socket 1輸出提供了一個額外的PCI快速通道。這些額外的PETx1和PERx1信號集可以作為原始PCI快速接口的第二通道，或者，它們可以使用第二組REFCLKx1和相鄰保留針上的一組輔助信號來形成完整的第二個PCI快速x1接口。

3.1.4.PCIE輔助信號
輔助信號提供在系統(tǒng)連接器上，以協(xié)助實現(xiàn)某些系統(tǒng)級別的功能。PCI Express體系結構不需要這些信號，但諸如PCIExpressM.Card2等特定實現(xiàn)可能需要這些信號。高速信號電壓水平與先進的硅工藝兼容?？蛇x的低速信號被定義為使用+3.3V電源，因為它是可用的最低公共電壓。大多數ASIC工藝具有與+3.3V兼容的高壓（厚柵氧化物）I/O晶體管。+3.3V電源的使用允許PCI快速信號與現(xiàn)有的控制總線結構一起使用，避免了一組緩沖的信號和總線之間的橋梁。

PCI Express M.2卡插件卡和系統(tǒng)連接器支持以下章節(jié)中描述的輔助信號。

3.1.4.1.參考時鐘
REFCLK+/REFCLK信號用于協(xié)助板卡的PCIE接口定時電路的同步。在卡接口處的參考時鐘的可用性可以通過第3.1.4.2節(jié)中所述的CLKREQ#信號進行門控。當參考時鐘不可用時，它將處于停放狀態(tài)。停車狀態(tài)是當時鐘不是由時鐘驅動器驅動，而REFCLK+和REFCLK-都被接地終端電阻拉到地面時。有關參考時鐘信號的功能和公差要求的更多細節(jié)，請參閱PCIE卡機電規(guī)范。

3.1.4.2.CLKREQ#信號
CLKREQ#信號是一個開漏、主動低信號，由PCI快速M.2插I卡功能驅動低，請求PCI快速參考時鐘可用（活動時鐘狀態(tài)），以允許PCI快速接口發(fā)送/接收數據。CLKREQ#信號的操作由鏈路控制寄存器中的啟用時鐘功率管理位的狀態(tài)決定（偏移量為010h）。禁用時，在向卡施加電源時，應始終維護CLKREQ#信號，但在L1 PM子狀態(tài)期間可能斷言它除外。啟用后，CLKREQ#信號可能會在L1鏈路狀態(tài)下失效。

CLKREQ#信號也被L1 PM子狀態(tài)機制所使用。在這種情況下，可以通過系統(tǒng)或插件卡斷言CLKREQ#，以啟動L1退出。有關實現(xiàn)L1 PM子狀態(tài)時CLKREQ#信號的功能要求的詳細信息，請參閱PCI快速基本規(guī)范。每當啟用動態(tài)時鐘管理，并且當一個卡停止驅動CLKREQ# low時，它表示設備已準備好讓參考時鐘從活動時鐘狀態(tài)轉換為停放（不可用）時鐘狀態(tài)。當CLKREQ#被取消斷言時，參考時鐘不能保證被主機系統(tǒng)停放，并且即使當CLKREQ#被模塊取消斷言時，模塊設計也應容忍一個有效的參考時鐘。

在通電時，每當復位時，以及每當需要參考時鐘處于活動時鐘狀態(tài)時，板卡必須驅動CLKREQ#信號過低。每當斷言PERST#，包括當設備不在D0時，應斷言CLKREQ#。需要注意的是，PCI快速設備必須延遲取消確認其CLKREQ#信號，直到它準備好停放其參考時鐘。當設備需要將其鏈路放回L0鏈路狀態(tài)時，設備必須能夠斷言其時鐘請求信號，無論參考時鐘是否活動或停放。最后，該設備必須能夠感知其上游定向接收端口上的電空閑中斷，并斷言其時鐘請求，無論參考時鐘是活動的或停放的。

CLKREQ#的斷言和取消斷言與引用時鐘相比是異步的。未實現(xiàn)PCI Express接口的插卡應在卡上不連接。CLKREQ#比標準的開放漏極信號有額外的電氣要求，允許它在斷電的設備和其他可能通電的設備之間共享。附加要求包括仔細的電路設計，以確保施加于CLKREQ#信號網絡的電壓不會造成組件損壞，即使沒有施加特定組件的電源。此外，設備必須確保不會降低CLKREQ#，除非在所有情況下都有意斷言CLKREQ#；包括當相關功能處于D3冷狀態(tài)時。這意味著任何實現(xiàn)CLKREQ#的組件都必須被設計為：
無電源的CLKREQ#輸出電路，如果對CLKREQ#的其他電源施加電壓，則不會損壞。
當從其CLKREQ#生成邏輯卸下電源時，未供電輸出不存在低接地或任何其他電壓的阻抗路徑。

這些額外的要求確保了當供電和非供電組件的CLKREQ#輸出線結合在一起時，CLKREQ#信號網絡繼續(xù)正常工作。值得注意的是，最常用的開式漏極和三態(tài)緩沖電路設計并不滿足CLKREQ#的額外電路設計要求。

3.1.4.2.1.通電要求
CLKREQ#是響應PERST#斷言的斷言。通電時，必須由PCI快速設備在延遲（TPVCRL）內確認CLKREQ#，以達到指定的操作限制和PERST#斷言（參見圖75)。這個延遲是為了讓卡上的電源有足夠的時間穩(wěn)定，并在卡啟動之前讓某些系統(tǒng)功能啟動。當斷言PERST#時，CLKREQ#不能被取消斷言。
在設備通電之前，系統(tǒng)需要讓PCI Express設備處于停車時鐘狀態(tài)的參考時鐘狀態(tài)。在設備通電期間，參考時鐘的狀態(tài)未定義，但在PERST#取消斷言之前，設置時間TPERST#-CLK必須處于活動時鐘狀態(tài)。表17列出了通電的CLKREQ#計時。

3.1.4.2.2.動態(tài)時鐘控制
PCI Express設備通電后，當其上游鏈路進入L1鏈路狀態(tài)時，應允許其參考時鐘關閉（進入停車時鐘狀態(tài)）。為了實現(xiàn)這一點，設備取消了CLKREQ#（高），并且必須允許參考時鐘在延遲內過渡到停車時鐘狀態(tài)（TCRHoff）。圖76顯示了CLKREQ#時鐘控制時序圖。要退出L1，設備必須斷言CLKREQ#（low）才能重新啟用參考時鐘。在設備斷言CLKREQ#（low）之后，它必須允許參考時鐘在轉換到活動時鐘狀態(tài)之前繼續(xù)處于停放時鐘的延遲（TCRLon）狀態(tài)。設備斷言CLKREQ#和系統(tǒng)將引用時鐘返回到活動時鐘狀態(tài)所需的時間將根據L1恢復的其余部分進行序列化。當設備報告其L1退出延遲時，必須考慮到這個時間。

當PCI Express設備支持并啟用延遲容差報告（LTR）時，設備必須允許參考時鐘轉換到活動時鐘狀態(tài)可能額外延遲到與LTR機制要求一致的最大值。在此延遲期間，參考時鐘必須保持停車狀態(tài)。當在延遲后退出停車狀態(tài)時，時鐘必須在400 ns內穩(wěn)定且有效。

連接到PCI Express設備的所有鏈路都必須完成到L1的轉換。在設備可以取消斷言CLKREQ#之前的空閑狀態(tài)。當該設備檢測到任何接收器端口上的電氣空閑中斷時，該設備必須斷言CLKREQ#。設備必須確認CLKREQ#，同時中斷其任何發(fā)射機端口上的電氣空閑，以最小化L1出口延遲。CLKREQ#時鐘控制定時見表18。

TCRHoff沒有最大規(guī)格，TCRLon也沒有最小規(guī)格。這意味著系統(tǒng)不需要實現(xiàn)參考時鐘停車，或者該實現(xiàn)可能并不總是作用于取消斷言CLKREQ#的設備。當一個設備的鏈接在L2或L3中時，它也應該取消斷言CLKREQ#，就像它在L1時一樣。

3.1.4.3.時鐘請求支持報告和啟用
動態(tài)時鐘協(xié)議應使用PCI快速鏈接功能寄存器中的第18位報告對CLKREQ#的支持。為了啟用動態(tài)時鐘管理，提供了鏈路控制寄存器的第8位（偏移量010h）。默認情況下，板卡應在初始通電時啟用CLKREQ#動態(tài)時鐘協(xié)議。系統(tǒng)軟件隨后可能會根據需要禁用此功能。有關這些位的更多信息，請參閱PCI快速基礎規(guī)范，版本1.1（或更高版本）。

3.1.4.4.PERST#信號
取消PERST#信號，指示系統(tǒng)電源在其規(guī)定的電壓容差范圍內并穩(wěn)定。一旦電源穩(wěn)定，應使用
PERST#初始化卡功能。
PERST#是在電源關閉時斷言的，系統(tǒng)也可以用來強制板卡上的硬件復位。
系統(tǒng)可能會使用PERST#來導致外插件卡的熱重置。有關PERST#信號的功能要求的更多細節(jié)，請參見PCI快速卡機電規(guī)范。

3.1.4.5.WAKE#信號
如果該卡支持喚醒功能或OBFF機制，則PCI Express M.2卡必須實現(xiàn)WAKE#。有關WAKE#信號的功能要求的更多細節(jié)，請參閱PCI快速卡機電規(guī)范。

3.1.5.USB接口
USB接口支持所有三種模式下的USB2.0（低速、全速和高速）。由于沒有單獨的USB控制的電壓總線，在PCI Express M.2卡插件卡上實現(xiàn)的USB功能有望報告為自供電設備。此接口的所有枚舉、總線協(xié)議和總線管理特性都由通用串行總線規(guī)范，2.0版定義。實現(xiàn)喚醒過程的基于USB的M.2卡需要使用通用串行總線規(guī)范中定義的帶內喚醒協(xié)議（跨USB_D+/USB_D-引腳）。

3.1.6.顯示端口接口
顯示端口接口支持在引用的顯示端口規(guī)范中定義的全功能實現(xiàn)。支持主鏈路、輔助通道和熱插拔檢測（HPD）的全四車道實現(xiàn)。此外，還提供了一個系統(tǒng)級信號MLDIR，以便在安裝顯示-m.2卡時協(xié)助配置該平臺。

3.1.6.1.HPD
HPD信號連接到顯示端口接口的標準熱插頭檢測信號。此信號的目的是向顯示端口源指示活動顯示器已連接。HPD的邏輯方向由MLDIR的狀態(tài)決定。對于無線顯示器應用程序，被斷言的HPD還應表明系統(tǒng)和遠程顯示器之間的無線鏈路已完全運行。當斷言HPD時，主機系統(tǒng)軟件將知道如何定位和配置遠程顯示。

3.1.6.2.MLDIR
MLDIR信號指示M.2卡上的顯示端口數據和輔助接口的功能方向；即作為顯示相關接口的接收器或源。根據安裝在插座中的M.2卡的特定顯示端口功能，該卡上的MLDIR信號終端應如表19所示。對于提供雙向顯示端口功能的M.2卡，配置顯示界面方向的機制是應用程序和/或產品特定的，并沒有由本規(guī)范定義。

3.1.7.SDIO接口
M.2 SDIO接口由以下標準SDIO信號組成：
四個雙向數據信號，每個數據速率可高達100Mbits/秒（總計400Mbits/秒）
一個雙向CMD信號。
一個時鐘信號高達50MHz，這些信號符合標準的SDIO規(guī)范。

有關SDIO接口信號的功能要求的詳細信息，請參考SDIO規(guī)范。M.2 SDIO接口還包括兩個非標準信號，以支持與SDIO接口相關的新功能。這包括以下信號：
SDIO_Wake#此信號是從設備（通信模塊）到平臺的輸出，用于觸發(fā)喚醒主機，并啟動設備和平臺之間的SDIO接口通信。這個信號是一個開式的漏極輸出，需要被平臺拉高到1.8V始終打開。
SDIO_RESET#此信號是從該平臺對設備的一個輸入，它用于重置SDIO接口。模塊輸入處的信號為1.8V。

由于SDIO_RESET#和SDIO_WAKE#不是標準SDIO規(guī)范的一部分，因此圖77和圖78中所示的計時圖顯示了它們預期的計時行為。表20列出了SDIO復位和上電定時參數。


SDIO_WAKE可以在任何給定時間斷言，它不受時間約束的約束。然而，從功能的角度來看，預計只有當主機處于睡眠狀態(tài)且設備需要從主機上獲得的服務時：
SDIO_Wake#才會被斷言（“0”）。
SDIO_Wake#將被斷言，并且在設備中提供斷言的源之前不會取消斷言。

3.1.8.UART接口
片上異步接口（UART、通用異步接收器和發(fā)射器）可用于與其他主機控制器或系統(tǒng)的通信。UART可以處理8位數據幀，并插入一個起始位和一個停止位（有/沒有奇偶校驗）。UART幀的格式如圖79所示。

3.1.8.1.UART喚醒
UART電源管理協(xié)議支持以下4線和5線接口：
RDX（輸入）：接收數據
RTX（輸出）：傳輸數據
RTS（輸入）：發(fā)送請求（主機流控制）
CTS（輸出）：清除發(fā)送（設備流控制）
主機喚醒（輸出）：主機喚醒線是可選的，如果主機支持帶喚醒的協(xié)議

基于更改傳輸電源狀態(tài)之前的三個消息交換和設備和主機之間的握手。雙方都可以啟動低功率模式或喚醒模式。支持以下信息：
睡眠請求
睡眠請求響應
喚醒：如果主機不支持使用信息進行帶內喚醒，則設備應使用帶外主機喚醒信號。

圖80到圖83描述了功率狀態(tài)的轉換。


3.1.9.PCM/I2S 接口
PCM接口支持以下功能：
（1）四線接口
時鐘信號：
PCM_CLK/I2S SCK；輸出主，輸入從
兩幀信號PCM_SYNC/I2S WS：輸出主，輸入從PCM_CLK/I2S SCK：輸出主，輸入從
數據在PCM_IN/I2S SD_IN：輸入
數據輸出信號PCM_OUT/I2S SD_OUT：輸出
（2）單雙向PCM通道
（3）16-位和24位數據字
（4）各種PCM數據采樣率包括。支持8個kHz和16個kHz

PCM/I2S模式用于標準（窄頻）單聲道語音或寬帶單聲道語音。I2S也將用于從主機卸載立體聲音頻數據(A2DP卸載）。PCM接口由四個信號組成，如圖84所示。

時鐘信號PCMCLK是PCM接口中其他信號的定時基。在時鐘主模式下，藍牙設備使用分數分法器從內部系統(tǒng)時鐘生成PCMCLK。在時鐘從屬模式下，PCMCLK是對藍牙設備的輸入，并且必須由外部源提供。PCM接口支持一個雙向通道。數據在PCMOUT上傳輸，在PCMIN上接收；總是先使用最重要的位。支持16位線性音頻樣本和8位A律或μ律壓縮音頻樣本。

3.1.10.I2C接口
3.1.10.1警報#信號
旨在向平臺/系統(tǒng)表明I2C設備需要注意。此GPIO可用于建立從設備到主機的特定通信/信令。此信號為活動低。

3.1.10.2.I2C數據信號
I2C數據信號被用來根據I2C協(xié)議將數據包從主機發(fā)送到設備。該線路支持的速度取決于平臺SMBus的速度和設備處理能力。

3.1.10.3.I2C時鐘信號
I2C時鐘信號提供從主機到設備的時鐘信號，以能夠解碼I2C數據線上的數據。

3.1.11.NFC補充UIM接口
UIM電源輸入、電源輸出和UIM SWP信號是補充NFC信號，可在UIM設備作為安全元件實現(xiàn)時使用。這些信號沒有在插腳中定義，但可以根據OEM供應商之間的協(xié)議分配給一些預留插腳。

3.1.11.1.UIM電源輸入
在一個M.2卡上有WWAN設備和NFC解決方案在另一個M.2卡上的系統(tǒng)中，WWAN UIM電源應路由到NFC設備所在的M.2卡的UIP電源引腳。該UIM功率信號基本上通過NFC設備傳遞，并通過下文段落中描述的UIP功率輸出信號輸出。

3.1.11.2.UIM電源輸出
有關UIM_PWR電源的電壓和電流容差要求的更多細節(jié)，請參閱ISO/IEC 7816-3。請注意，UIM的接地要求可以通過使用任何GND引腳來提供。只有支持UIM卡的PCI Express M.2卡附加卡才能連接到此引腳。如果插件卡具有UIM支持能力，則它必須在ISO/IEC 7816-3中定義的每一類操作條件（例如，電壓）的適當電壓下支持UIM_PWR電源。UIM_PWR映射到ISO/IEC 7816-2中定義的聯(lián)系號C1。UIM_PWR映射到ISO/IEC 7816-2中定義的聯(lián)系號C1。

3.1.11.3.UIM SWP
NFC包括一個使用ETSI TS102.613協(xié)議版本v7.8.0，v8.1.0，v9.1.0的SWP主服務器。SWP是一個全雙工，自動時鐘接口。NFC（S1）使用V-Domain發(fā)送，UICC/ SE（S2）使用I-Domain發(fā)送，如第8章（物理傳輸層）中的ETSI TS102.613所述。

3.1.12.通信特定的信號
3.1.12.1暫停時鐘
暫停時鐘是一個運行在32.768 kHz的慢速時鐘信號。它是一個來自RTC平臺的緩沖信號。暫停時鐘在平臺正常和暫停運行模式下可用，在此期間，模塊可以根據需要利用該SUSCLK信號作為關鍵保持激活電路的時鐘源。SUSCLK在平臺硬關閉模式下不可用，此時，到模塊的3.3 V電源也會關閉。SUSCLK的占空比可低至30%或高達70%。精度將高達200 ppm。

3.1.12.2.狀態(tài)指示器
提供兩個LED信號，使無線通信插件卡通過系統(tǒng)提供的指示器向用戶提供狀態(tài)指示。LED1#和LED2#輸出信號激活低，用于驅動系統(tǒng)安裝的LED指示燈。這些信號應能夠在最大VOL為400 mV時至少下沉至地面9.0 mA。圖85顯示了這些led通常如何在使用3.3V的平臺/系統(tǒng)中連接的示例。

在一個典型的LED連接情況下，電流限制電阻值將在100 Ω范圍內，以啟用點亮LED所需的9 mA電流。其他平臺LED連接，包括其他備用電壓源。然而，應謹慎防止在各種電源狀態(tài)下通過LED針背偏。表21給出了適用于無線無線電操作的兩種已定義的LED狀態(tài)中的每一種的簡單指示器協(xié)議。盡管指標協(xié)議的實際定義是由OEM系統(tǒng)開發(fā)人員建立的，但這些解釋可能有助于建立跨許多平臺的最小通用實現(xiàn)。

允許使用由OEM系統(tǒng)開發(fā)人員所定義的更高級的指示器協(xié)議。高級功能可能包括使用閃爍或間歇性ON狀態(tài)，可用于指示無線電操作，如掃描、關聯(lián)或數據傳輸活動。此外，使用閃爍狀態(tài)可能有助于降低LED的功耗。

3.1.12.3.W_DISABLE#信號
W_DISABLE1#和W_DISABLE2#是為無線通信插件卡提供的無線禁用信號。這些信號允許用戶通過系統(tǒng)提供的開關禁用附加卡的無線電操作，以滿足公共安全法規(guī)或當其他需要時。對于實現(xiàn)射頻功能的系統(tǒng)和所有附加板卡，都需要實現(xiàn)該信號。提供多個無線禁用信號，以方便管理一個附加卡上的多個無線電。如果系統(tǒng)只實現(xiàn)了一個無線禁用信號，則斷言單個信號應用于集體禁用插件卡上的所有無線電。

無線禁用信號是活躍的低信號，當系統(tǒng)聲稱（驅動低）時，應禁用無線電工作。當實現(xiàn)時，在每個無線禁用信號和+3.3 V之間需要一個上拉電阻，并且應該在100 kΩ到200 kΩ的范圍內。每個無線禁用信號的斷言和取消斷言與任何系統(tǒng)時鐘都是異步的。所有由機械開關產生的瞬態(tài)現(xiàn)象都需要被系統(tǒng)電路所抑制。當宣布有無線禁用信號時，與該信號相關的所有無線電都應被禁用。當無線禁用信號沒有被斷言時，如果沒有通過軟件等其他方式禁用，相關的無線電可以傳輸。這些信號可以在多個M.2卡之間共享。

在正常操作中，網卡應與無線網絡分離，并在確認無線禁用信號后盡快停止任何進一步的操作（發(fā)送/接收）。鑒于與無線網絡的優(yōu)雅分離未能及時完成，M.2卡應中斷與網絡的任何通信，并確保其無線操作在最初斷言無線禁用信號后不遲于30秒內停止。一旦禁用過程完成，特定于收音機的LED應向用戶指示禁用狀態(tài)。

該板卡應在無線禁用信號中斷后的非第二秒內啟動并向用戶指示恢復正常操作的過程。由于可能存在軟件禁用狀態(tài)，因此在恢復正常操作之前，必須先確定軟件狀態(tài)和無線禁用信號斷言狀態(tài)的組合。表22將此要求定義為無線禁用信號和軟件控制設置的功能，這樣，除非硬件和軟件都被設置為啟用板卡的射頻功能，否則無線電的射頻操作仍然被禁用。系統(tǒng)需要在應用電源時，確保每個無線禁用信號處于確定性狀態(tài)（斷言或取消斷言）；例如，存在+3.3 V。

3.1.12.4.共存信號
COEX1、COEX2和COEX3，以允許在M.2卡上的無線電(s)和其他卡外無線電(s)之間實現(xiàn)無線共存解決方案。這些其他無線電可以位于位于同一主機平臺上的另一個M.2卡上，或作為替代無線電實現(xiàn)（例如，使用PCI Express M.2 CEM或專有的外形因素插件解決方案）。這些引腳的功能定義是特定于OEM的，應該在主機平臺OEM和板卡供應商之間進行協(xié)調。本規(guī)范中對這些信號的有序標記是為了在實際的情況下跨主機平臺中的多個卡實例建立一致的實現(xiàn)。

3.1.13.保留插腳
預計保留插腳不會終止在插件卡或連接器的系統(tǒng)板側。這些引腳保留在本規(guī)范的未來修訂中進行定義。這些引腳的非標準使用可能導致與未來修訂一致的解決方案不兼容。在這里添加供應商特定的部分。

3.1.14.插座1連接器插腳定義
下表說明了模塊邊緣卡連接器的信號插腳。
表23列出了基于SDIO的解決方案的輸出。
表24列出了基于顯示端口的解決方案的輸出。
表25列出了使用公共主機接口的基本模塊解決方案的插輸出，并利用雙模塊密鑰，使其能夠插入兩種套接字1類型（密鑰）。在第3.1.15節(jié)，基于插座1的焊接模塊引腳圖中，還有1216型、2226型和3026型LGA焊接模塊的模塊引腳圖定義。



3.1.15.基于插座1的焊接模塊引腳輸出
本節(jié)包含2226型、1216型和3026型LGA焊接模塊的模塊定位圖。
圖86顯示了基于2226 A-SD的模塊側輸出。
圖87顯示了基于1216 A-SD型的模塊側出
圖88顯示了3026 A-DP型基于A-SD的模塊輸出



3.2.WWAN/SSD/其他套接字2系統(tǒng)接口
信號套接字2系統(tǒng)接口信號列表見表26



3.2.1.電源和接地
PCI Express M.2插座2使用了一個類似于插座1的單一電源（3.3 V）。電壓源（+3.3 V）預計在系統(tǒng)的備用/暫停狀態(tài)期間可用，以支持通信卡上的喚醒事件處理。在插座2中，有5個3.3 V引腳，可以在需要時提供更高的連續(xù)電流。一些較高頻率的信號需要與周圍的信號進行額外的隔離，使用交織接地（GND）引腳的概念，分離連接器內的信號。這些引腳應視為普通地腳，在卡設計中立即連接到地平面。

3.2.2.PCI快速接口
Socket 2中支持的PCI快速接口是一個雙Lane接口，專門用于WWAN、SSD或其他需要這類主機接口的設備。更多信息見本規(guī)范第3.1.3節(jié)“PCI快速接口”和3.1.4節(jié)“PCI快速輔助信號”。

3.2.3.USB接口
詳情請參見第3.1.5節(jié)，USB接口。

3.2.4.HSIC接口
高速芯片間USB（HSIC）是一種低功耗的芯片互連，100%主機驅動兼容傳統(tǒng)USB電纜連接拓撲。HSIC是一個2信號（頻閃器，數據）串行接口，它只支持USB高速480 Mbps的數據速率。HSIC可以通過連接接口使用，考慮到HSIC標準確定的電氣限制：
數據/頻閃跡長度（TL）< 10 cm
數據/頻閃跡傳播歪斜（TS）< 15 ps
HSIC規(guī)范的當前版本可在： http://www.usb.org/developers/docs/獲得

3.2.5.SSIC接口
超高速USB芯片間接口（SSIC）是一個芯片到芯片的互連接口，定義為對USB 3.0規(guī)范的補充。SSIC增強了USB 3.0，因為互連的物理層是基于MIPI?聯(lián)盟的M-PHYSM，而不是傳統(tǒng)的超高速USB的外部電纜能力的PHY。該方法更好地優(yōu)化了適用于嵌入式芯片間接口的功率、成本和EMI魯棒性。所有高層方面（軟件、事務協(xié)議等）的SSIC遵循USB 3.0規(guī)范。SSIC-USB3.0規(guī)范的芯片間補充，截至2012年5月3日修訂1.0；可從http://www.usb.org/developers/docs/獲得，并位于USB 3.0規(guī)范下載包內。

3.2.6.USB3.0接口
USB3.0規(guī)范定義了所有的電氣特性、枚舉、協(xié)議和管理特性，以支持USB3.0（超速）。超速差分傳輸線（SSTX+，SSTX-）需要實現(xiàn)一個USB 3.0超高速接口的傳輸路徑。這些引腳應連接到系統(tǒng)中的發(fā)射器差速器對和模塊上的接收器差速器對。同樣，需要高速差分接收線（SSRX+，SSRX-）來實現(xiàn)USB 3.0高速接口的接收路徑。這些引腳應連接到系統(tǒng)中的接收器差速器對和模塊上的發(fā)射器差速器對。當前版本的USB 3.0高速規(guī)格可在http://www.usb.org/developers/docs/：。也請參考關于USB3.0的SSIC接口。

3.2.7.SATA接口
SATA是一個高速串行ATA數據鏈路接口（指定Phy、硬盤和固態(tài)傳輸和應用層）。

3.2.8.用戶身份模塊（UIM）接口
UIM接口信號定義在系統(tǒng)連接器上，以提供可移動UIM、用戶身份模塊（SIM）的擴展和駐留在M.2附加卡上的無線廣域網（WWAN）無線設備之間的接口。UIM包含WWAN設備在無線廣域網無線電環(huán)境中操作所需的參數。支持離卡UIM接口的M.2插件卡的UIM信號。

3.2.8.1.UIM_PWR
關于UIM_PWR電源的電壓和電流容差要求的更多細節(jié)，請參見ISO/IEC 7816-3。請注意，UIM的接地要求可以通過使用任何GND引腳來提供。只有支持UIM卡的M.2外插件卡才能連接到此引腳。如果插件卡具有UIM支持能力，那么它必須在ISO/IEC 7816-3中定義的每一類操作條件（例如電壓）的適當電壓下支持UIM_PWR電源。UIM_PWR映射到ISO/IEC 7816-2中定義的聯(lián)系號C1。

3.2.8.2.UIM_RESET
UIM_RESET信號向UIM卡提供復位信號。有關UIM_RESET信號的功能和公差要求的更多細節(jié)，請參考ISO/IEC 7816-3。只有支持UIM卡的M.2插件卡應連接到此引腳。UIM_RESET映射到ISO/IEC 7816-2中定義的聯(lián)系號C2。

3.2.8.3.UIM_CLK
此信號向UIM卡提供時鐘信號。有關UIM_CLK信號的功能和公差要求的更多細節(jié)，請參考ISO/IEC 7816-3。只有支持UIM卡的M.2外插件卡才能連接到此引腳。UIM_CLK映射到ISO/IEC 7816-2中定義的聯(lián)系號C3。

3.2.8.4.UIM_DATA
此信號用作串行數據的輸出（UIM接收模式）或輸入（UIM傳輸模式）。有關UIM_DATA信號的功能和公差要求的更多細節(jié)，請參考ISO/IEC 7816-3。只有支持UIM卡的M.2外插件卡才能連接到此引腳。UIM_DATA映射到ISO/IEC 7816-2中定義的聯(lián)系號C7。通信特定的信號。

3.2.8.5.SIM_DET
此信號用于檢測SIM插座中SIM設備的插入和拆卸。使用普通短SIM卡接頭，PUSH-PUSH類型，當沒有插入SIM卡時，檢測開關通常對地短路。當插入SIM卡時，SIM_DETECT將從邏輯0狀態(tài)轉換到邏輯1狀態(tài)。上升邊表示插入SIM卡。當SIM卡被拔出時，SIM_DETECT將從邏輯1轉換為邏輯0。這個下降邊將表示拔出SIM卡。監(jiān)控該信號的M.2模塊將把上升/下降邊緣或實際邏輯狀態(tài)視為中斷，當觸發(fā)時，模塊將相應地行動。這將需要對連接在其1.8 V電源軌道上的模塊進行弱上拉。在圖89中可以看到一個典型實現(xiàn)的示例。

3.2.9.通信特定的信號
3.2.9.1。暫停時鐘
見第3.1.12.1節(jié)，暫停時鐘對SUSCLK信號的更詳細的描述。

3.2.9.2.狀態(tài)指示燈
有關LED1#信號的更詳細描述，請參見狀態(tài)指示燈第3.1.12.2節(jié)。

3.2.9.3.W_DISABLE#信號
見3.1.12.3節(jié)的描述，W_DISABLE#信號的W_Disable1#和W_Disable2#信號。

3.2.9.4.共存信號
請見第3.1.12.4節(jié)，共存信號，以獲得對COEX信號的更詳細的描述。

3.2.10.補充通信特定信號
3.2.10.1全卡電源關閉
全卡電源關閉信號是一個主動低輸入，在斷言高（≥1.7V）時，模塊打開，在斷言低（≤0.2V）或三狀態(tài)時，強制模塊關閉。FULL_CARD_POWER_OFF#大頭針需要內部拉低與一個弱下拉電阻的>20Kohms。模塊設計必須確保此引腳的操作與任何其他接口操作異步。輸入必須是3.3V容受的，但可以由1.8V或3.3V GPIO驅動。模塊供應商將定義此信號的主機端實現(xiàn)，包括時序圖、操作順序等。這都是特定于實現(xiàn)的。

3.2.10.1.1.通電/斷電順序的示例
下面是一個全卡電源開/關序列的例子：
1.調制解調器電源打開：高水平將觸發(fā)調制解調器電源打開順序。
2.調制解調器斷電：調制解調器首先通過AT命令斷電，然后在主機和調制解調器之間進行握手。 3.FULL_CARD_POWER_OFF#大頭針將轉到低水平或三種狀態(tài)來關閉調制解調器的PMU。

3.2.10.1.2.平板電腦電源開關順序的示例
以下示例序列僅供說明性目的，因為模塊供應商可以提供替代的解決方案和要求。
1.電池始終連接到調制解調器上。
2.主機在FULL_CARD_POWER_OFF#銷
3.上觸發(fā)GPIO到高。調制解調器將打開。
4.主機發(fā)出AT命令以關閉調制解調器。
5.調制解調器和主機
6.之間的握手。主機在FULL_CARD_POWER_OFF#引腳上將GPIO設置為低（或三態(tài)），這將關閉調制解調器PMU適當的關機握手過程。
7.PC主機發(fā)送到+CFUN=0到調制解調器
8.調制解調器響應OK。
調制解調器將在發(fā)送OK之前完成必要的關機任務：
a)從蜂窩網絡正確分離。
b) SW清理功能，保存必要的NVM參數等。
c)激活SIM/EBU關閉序列。
d)上述任務可能需要幾毫秒到幾秒，這取決于調制解調器的狀態(tài)。
9.調制解調器在完成基本任務后向AP發(fā)送OK。
10.如果AP收到錯誤，它應該對AT+CFUN=0重試。
11.調制解調器完成PMU斷電序列/寄存器訪問。以下過程需要不到1秒鐘：
a)禁用所有調節(jié)器（VPMU和VRTC LDOs除外）。
b)斷言復位信號。
c)釋放26 MHz的系統(tǒng)時鐘請求信號。
12.AP在固定延遲一秒后切斷電源或開關引腳低/三狀態(tài)。在極少數情況下，如果AP在發(fā)出+CFUN=0后的_*_秒內沒有收到任何響應，AP將假設它是可以的?？赡苡袝r，USB可能被過度加載，當它準備發(fā)送OK時，驅動程序關閉將已經啟動，OK可能無法到達AP。
*注：響應時間將由主機決定。

3.2.10.1.3.極薄的筆記本電腦的電源開關順序的例子
非常薄的筆記本不使用FULL_CARD_POWER_OFF#信號。以下是非常薄的筆記本電腦的電源開關順序：
1.調制解調器電源打開時，調制解調器為3.3V。
2.調制解調器打開，因為FULL_CARD_POWER_OFF#引腳被主機拉得很高（引腳6連接到1.8V或3.3V）。
3.主機發(fā)出AT命令以關閉調制解調器。
4.調制解調器和主機之間的握手。當握手完成后，主機將切斷對調制解調器的供應。

3.2.10.2.重置
異步重置引腳，激活值過低。當此引腳激活時，調制解調器將立即置于通電復位狀態(tài)。除非出現(xiàn)關鍵故障，并且與WWAN子系統(tǒng)恢復控制和/或通信的所有其他方法都失敗，否則應注意不要激活此引腳。

注意：觸發(fā)重位#信號將導致調制解調器中所有數據丟失，刪除系統(tǒng)驅動程序。它還將斷開調制解調器與網絡的連接，從而導致呼叫中斷。

3.2.10.3.通用輸入輸出引腳
GPIO0-12引腳具有可配置的分配。有四種可能的功能針形配置。這四種配置分別被稱為端口配置0-3。在每個端口配置中，每個GPIO都被定義為一個特定的功能銷。表27列出了GPIO引腳分配。

3.2.10.3.1.GNSS信號
GNSS_SCL
輸入時鐘的I2C接口，用于傳輸位置數據。外部設備為總線主機。當主機CPU處于低功耗模式時，用作位置數據的低功耗接口。
GNSS_SDA
針對I2C的雙向數據接口。用于從外部設備（如傳感器中心）傳輸位置數據。
GNSS_IRQ
中斷信號-雙向，從外部設備（如傳感器集線器）按需提供GNSS數據。目標是在主機CPU處于低功耗模式時，為位置數據提供一個低功耗接口。
SYSCLK
由模塊生成的一種時鐘，用于提供一種將模塊上的內部WWAN子系統(tǒng)與外部GNSS設備同步的方法。與Tx_Blanking信號一起使用。操作的頻率（和時鐘類型）將取決于所使用的具體實現(xiàn)。這超出了本標準的范圍，必須被確定為BTO特性。
TX_BLANKING
該信號被激活高，當WWAN子系統(tǒng)進行活動時，該活動將淹沒外部設備接收的GNSS信號。該信號與SY_CLK信號特定的操作一起使用，將取決于所使用的具體實現(xiàn)。這超出了本標準的范圍，必須被確定為BTO特性。
GNSS0.1
這些是為專有的GNSS功能而保留的引腳，它將在供應商特定的基礎上成為BTO的一部分。

3.2.10.3.2.音頻信號
音頻0-3
這些針腳是保留為音頻使用。然而，具體的實現(xiàn)是由模塊供應商及其客戶具體決定的BTO選項的一部分。支持此功能是可選的。

3.2.10.3.3.第二個UIM信號
UIM接口
支持雙SIM操作-該接口包括以下信號；
SIM_DET2#、UIM_DAT2、UIM_CLK2、UIM_RST2、UIM_PWR2
支持雙SIM操作是可選的-但是這些引腳不能用于此配置矩陣中的替代功能。對于具體的引腳定義，請參見第3.2.7節(jié)
RFU-保留以供將來使用
這些引腳尚未作為本標準的一部分進行分配，但將根據需要進行分配。這些引腳不能用于此配置矩陣中的任何功能，此時應避免并視為無連接。

3.2.10.3.4.IPC[0…8]信號
這些引腳可用于主機和板卡之間的處理器間通信。分配給引腳的信號為BTO/CTO。

3.2.10.3.5.DPR信號
可選的DPR（動態(tài)功率降低）信號用于無線設備，以協(xié)助滿足射頻暴露的調節(jié)SAR（特定吸收率）要求。該信號由主機系統(tǒng)接近傳感器提供給該無線設備，以提供導致無線電發(fā)射輸出功率降低的輸入觸發(fā)器。
斷電的所需值將在不同的主機系統(tǒng)之間有所不同，并由主機平臺OEM和卡供應商來決定，以及具體的實現(xiàn)細節(jié)。DPR的斷言和取消斷言對任何系統(tǒng)時鐘都是異步的。所有由接近傳感器產生的瞬態(tài)現(xiàn)象都需要被系統(tǒng)電路所阻擋。

3.2.10.3.6.WAKE_ON_WWAN信號
WAKE_ON_WWAN#信號用于喚醒主機。它是開放式的排水溝，應在主機側向上拉出。當WWAN需要喚醒主機時，它將輸出一秒鐘的低脈沖，如圖90所示。

3.2.10.4.天線控制
天線支架（0-3），以便實現(xiàn)天線調諧解決方案。所需的天線控制線路數量將取決于應用程序和天線/頻帶要求。天線控制引腳的功能定義是OEM特有的，應在主機平臺OEM和卡供應商之間進行協(xié)調。本規(guī)范中對這些信號的有序標記旨在幫助跨主機平臺中的多個板卡實例建立一致的實現(xiàn).

3.2.11.SSD特定的信號
3.2.11.1DEVSLP DEVSLP
（設備休眠）大頭針用于通知SSD應進入較低功率狀態(tài)。

3.2.11.2.DAS/DSS#
DAS（驅動器活動信號）由SSD驅動，以指示正在進行訪問。有關LED信號引腳的信息，請參見第3.1.12.2節(jié)，狀態(tài)指示器。

3.2.11.3.為MFG時鐘和數據
有兩個模塊引腳專用作為SSD制造引腳。它們的目的取決于供應商的實現(xiàn)。這些引腳必須在主板上沒有連接。在平臺/系統(tǒng)側，這些引腳應保持不連接。

3.2.12.配置引腳
套接字2包含四個配置引腳，可以幫助平臺識別插卡和識別卡類型，主機I/F，在WWAN的情況下，GPIO0-7接口引腳的端口配置。此配置接口的操作如下：
引腳CONFIG_0…3這些插腳在插入插座2時，根據主機設備的所需配置接地或留在模塊上。所有配置引腳都應由主機平臺讀取和解碼，以識別如表28中所示的指示模塊配置和支持的主機接口。
在平臺側，每個CONFIG_0…3信號都需要安裝一個上拉電阻器。根據模塊上的配置引腳的狀態(tài)，被綁定到GND或左不連接（NC），被感知到的引腳將創(chuàng)建一個需要解碼的4位邏輯狀態(tài)。
此配置方案將確保始終可以檢測到一個模塊和它的配置

3.2.12.1.插座2接頭輸入輸出定義
下表列出了模塊邊緣卡接頭的信號輸出輸出。
表29，基于SSIC的WWAN解決方案
表30，基于USB3.0的WWAN解決方案
表31，基于PCIe的WWAN解決方案
所有這三種WWAN解決方案都支持傳統(tǒng)的USB2.0-based WWAN解決方案或選擇性的HSIC



用于識別所需插出和端口配置的模塊上的套接字2配置位列表見表28。本節(jié)還包含以下表包含信號輸出：
表32，基于SATA的SSD解決方案
表33，PCIe多車道SSD解決方案
這兩個表利用雙模塊關鍵方案，使這些解決方案也插到插座3連接器如果可用的平臺。這些針形針釘中的CONFIG_1引腳相當于套接字3中使用的PEDET信號。


3.3.SSD插槽3系統(tǒng)接口信號
表34包含了一個關于Socket 3系統(tǒng)接口信號的列表

3.3.1.電源和地
PCI Express M.2插座3使用了一個單一的3.3 v電源，類似于插座1和2。電壓源，+3.3V，預計在系統(tǒng)的備用/暫停狀態(tài)期間可用，以支持通信卡上的喚醒事件處理。在插座3中，有9個3.3 V引腳以實現(xiàn)高連續(xù)電流，如果需要，與2插座相同。更多的引腳將有助于進一步減少連接器上的紅外線下降。一些較高頻率的信號需要與周圍的信號進行額外的隔離，使用交織接地（GND）引腳的概念，分離連接器內的信號。這些引腳應視為普通地腳，在卡設計中立即連接到地平面。

3.3.2.PCIE接口
Socket 3支持的PCI Express接口是一個四車道PCI Express接口，專門用于需要這種主機接口的高級SSD設備。Socket 3還可以支持僅使用兩通道PCI Express的SSD設備，并且能夠通過雙模塊鍵插入Socket 2。關于PCIe信號的詳細描述，請見本規(guī)范中的第3.1.3節(jié)。

3.3.3.SATA接口
SATA是一個高速串行ATA數據鏈路接口（指定Phy、硬盤和固態(tài)傳輸和應用層）。

3.3.4.SSD特定信號
3.3.4.1SUSCLK
關于SUSCLK（掛鐘）信號的詳細描述，請參見本規(guī)范中的第3.1.12.1節(jié)。

3.3.4.2.PEDET
接口檢測可由主機使用來確定M.2卡使用的通信協(xié)議；SATA信令（低）或PCIe信令（高）。

3.3.4.3.DEVSLP
DEVSLP（設備休眠）大頭針用于通知SSD應進入低功率狀態(tài)。

3.3.4.4.DAS/DSS#
DAS（驅動器活動信號）由SSD驅動，以指示正在進行訪問。有關LED信號引腳的信息，請參見第3.1.12.2節(jié)。

3.3.4.5.MFG時鐘和數據
有兩個模塊針，專用作為SSD制造針。它們的目的取決于供應商的實現(xiàn)。這些引腳必須在主板上沒有連接。

3.3.4.6.插座3連接器信號輸出定義
表35和表36列出了模塊邊緣卡連接器的信號信號輸出。表35列出了基于SATA的解決方案。表36列出了基于PCIe多車道的解決方案。